JPH01270148A - エミュレーター - Google Patents
エミュレーターInfo
- Publication number
- JPH01270148A JPH01270148A JP63099775A JP9977588A JPH01270148A JP H01270148 A JPH01270148 A JP H01270148A JP 63099775 A JP63099775 A JP 63099775A JP 9977588 A JP9977588 A JP 9977588A JP H01270148 A JPH01270148 A JP H01270148A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- chip
- emulation chip
- break
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数個のエミュレーションチップを並列動作さ
せることにより、特にブレーク等によるエミュレーショ
ン停止時においても、システム全体を動作させ続けるこ
とが可能なエミュレータ−に関するものである。
せることにより、特にブレーク等によるエミュレーショ
ン停止時においても、システム全体を動作させ続けるこ
とが可能なエミュレータ−に関するものである。
従来のエミュレータ−は、ソフトウェアデバッグとして
、ブレーク等を行ない、エミュレーションを停止させる
と、そこでシステム全体の動作が停止する。
、ブレーク等を行ない、エミュレーションを停止させる
と、そこでシステム全体の動作が停止する。
すなわち、機構系を有する物、例えばＶＴＲ用サーボコ
ントロールシステムなど機構系を有する物をエミュレー
ションの対象とした場合、従来のエミュレータ−ではブ
レーク等によりエミュレーションを停止させてしまうと
、機構はコントローラーを失い、モータの暴走、テープ
のからみ付き等の機構の破損という問題が生じていた。
ントロールシステムなど機構系を有する物をエミュレー
ションの対象とした場合、従来のエミュレータ−ではブ
レーク等によりエミュレーションを停止させてしまうと
、機構はコントローラーを失い、モータの暴走、テープ
のからみ付き等の機構の破損という問題が生じていた。
本発明の目的はかかる問題を容易に達成する手段を提供
することにある。
することにある。
本発明によるエミュレータ−は、複数個のエミュレーシ
ョンチップをソフトウェアデバッグ用、システムのサポ
ート用とに任意に割り付け、すべてのエミュレーション
チップを同時に並列動作させ、ブレーク等によるエミュ
レーション停止時には、ソフトウェアデバッグ用のエミ
ュレーションチップのみ停止させ、システムのサポート
用のエミュレーションチップはそのままエミュレーショ
ンの対象物のサポート用として動作させ続けることでエ
ミュレーションの対象物が機構系を有する物でもエミュ
レート可能となる。
ョンチップをソフトウェアデバッグ用、システムのサポ
ート用とに任意に割り付け、すべてのエミュレーション
チップを同時に並列動作させ、ブレーク等によるエミュ
レーション停止時には、ソフトウェアデバッグ用のエミ
ュレーションチップのみ停止させ、システムのサポート
用のエミュレーションチップはそのままエミュレーショ
ンの対象物のサポート用として動作させ続けることでエ
ミュレーションの対象物が機構系を有する物でもエミュ
レート可能となる。
以下本発明を具体例をもって説明する。第１図は本発明
の一実施例のブロック図である。エミュレーションチッ
プ２のアドレス出力はＲＡＭ４のアドレス入力に接続さ
れ、ＲＡＭ４の出力はエミュレーションチップ２のデー
タ入力に接続され、エミュレーションチップ３のアドレ
ス出力はＲＡＭ５のアドレス入力に接続され、ＲＡＭ５
の出力はエミュレーションチップ３のデータ入力に接続
サレエミュレーションチップ２．エミュレーションチッ
プ３のシステム制御出力は機構１０入力に接続され機構
１の出力はエミュレーションチップ２、エミュレーショ
ンチップ３のシステム制御入力に接続される。
の一実施例のブロック図である。エミュレーションチッ
プ２のアドレス出力はＲＡＭ４のアドレス入力に接続さ
れ、ＲＡＭ４の出力はエミュレーションチップ２のデー
タ入力に接続され、エミュレーションチップ３のアドレ
ス出力はＲＡＭ５のアドレス入力に接続され、ＲＡＭ５
の出力はエミュレーションチップ３のデータ入力に接続
サレエミュレーションチップ２．エミュレーションチッ
プ３のシステム制御出力は機構１０入力に接続され機構
１の出力はエミュレーションチップ２、エミュレーショ
ンチップ３のシステム制御入力に接続される。
以上述べた様に本発明によればエミュレーションチップ
２をソフトウェアサポート用にエミュレーションチップ
３をシステムのサポート用に割り付け、同時に並列動作
させ、ブレーク等によるエミュレート停止時はエミュレ
ーションチップ２のみを停止させ、エミュレーションチ
ップ３で機構１を動作させ続けることにより、機構１が
コントローラーを失って暴走し、破損に致るという問題
点は解決される。
２をソフトウェアサポート用にエミュレーションチップ
３をシステムのサポート用に割り付け、同時に並列動作
させ、ブレーク等によるエミュレート停止時はエミュレ
ーションチップ２のみを停止させ、エミュレーションチ
ップ３で機構１を動作させ続けることにより、機構１が
コントローラーを失って暴走し、破損に致るという問題
点は解決される。
第１図は本発明の一実施例を示すブロック図である。
１．６・・・・・・機構、２，３．７・・・・・・エミ
ュレーションチップ、４，５，８，９・・・・・・ＲＡ
Ｍ。 代理人 弁理士 内 原 音
ュレーションチップ、４，５，８，９・・・・・・ＲＡ
Ｍ。 代理人 弁理士 内 原 音
Claims (1)
- ソフトウェアデバッグ用システムのサポート用に任意
に指定できる複数個のエミュレーションチップを有し、
該エミュレーションチップを並列に同時動作させること
を特徴とするエミュレーター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099775A JPH01270148A (ja) | 1988-04-21 | 1988-04-21 | エミュレーター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099775A JPH01270148A (ja) | 1988-04-21 | 1988-04-21 | エミュレーター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01270148A true JPH01270148A (ja) | 1989-10-27 |
Family
ID=14256331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099775A Pending JPH01270148A (ja) | 1988-04-21 | 1988-04-21 | エミュレーター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01270148A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59184954A (ja) * | 1983-04-04 | 1984-10-20 | Mitsubishi Electric Corp | マイクロコンピユ−タシステム用開発装置 |
| JPS6043772A (ja) * | 1983-08-19 | 1985-03-08 | Meidensha Electric Mfg Co Ltd | 並列冗長式コンピユ−タシステムにおけるシミユレ−シヨン方式 |
| JPS641039A (en) * | 1987-02-06 | 1989-01-05 | Anritsu Corp | In-circuit emulator |
-
1988
- 1988-04-21 JP JP63099775A patent/JPH01270148A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59184954A (ja) * | 1983-04-04 | 1984-10-20 | Mitsubishi Electric Corp | マイクロコンピユ−タシステム用開発装置 |
| JPS6043772A (ja) * | 1983-08-19 | 1985-03-08 | Meidensha Electric Mfg Co Ltd | 並列冗長式コンピユ−タシステムにおけるシミユレ−シヨン方式 |
| JPS641039A (en) * | 1987-02-06 | 1989-01-05 | Anritsu Corp | In-circuit emulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU5087893A (en) | Script-based system for testing a multi-user computer system | |
| JPH01270148A (ja) | エミュレーター | |
| JPH01320550A (ja) | トレース方式 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPH03294901A (ja) | 計算機構成制御バックアップ装置 | |
| JPH0477946A (ja) | 入出力チャネルプログラム実行方式 | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| KR0176191B1 (ko) | Cpu 감속 장치 | |
| JPS62254242A (ja) | 擬似故障評価方式 | |
| JPH0271642A (ja) | プログラム入替え式負荷発生方式 | |
| JPH01292536A (ja) | 複数ｏｓ対応エミュレータ | |
| JPS6222158A (ja) | マイクロコンピユ−タ | |
| JPS61187009A (ja) | 産業用ロボツトの制御装置 | |
| JPS61210570A (ja) | フロツピイデイスク制御方式 | |
| JPS6341952A (ja) | 保守デ−タ自動排出機能付端末装置 | |
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| JPH03225415A (ja) | 並列ディスク装置のデータ退避復元方式 | |
| JPH02201528A (ja) | ファイルの並列入出力管理方式 | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPS62237519A (ja) | 二重書き方式 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH0444146A (ja) | 入出力制御装置のエミュレート処理方式 | |
| JPS63173154A (ja) | 多重プロセツサシステムにおけるタイマ値同時読出方式 | |
| JPH01258139A (ja) | プログラムデバッグ方式 |