JPH0126563B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、半導体基板上において共平面線路を
用いて構成したマジツクＴに関するものである。

（従来技術と問題点） 第１図は従来のマジツクＴを示す図で、ａは平
面図、ｂはＡ，A′における断面図である。

第１図に示すように、従来の共平面線路を用い
るマジツクＴは、誘電体基板１２の片面にスロツ
ト線路５，６，８，９、結合スロツト線路７、そ
の反対面にマイクロストリツプ線路１０，１１を
設け、これらの線路を４分の１波長程度のスタブ
によつて結合させることによつて構成されてお
り、１〜３を入出力ポートとしている。

このような従来の構成では基板の両面を用いて
いるため、表面のパターンと裏面のパターンとの
位置合わせに対して高い製作精度が要求されるか
ら、工程が複雑で、製造コストが高くなるという
問題点があつた。また、基板の表面及び裏面の線
路を結合させるため４分の１波長程度のスタブを
用いる必要があり、そのため回路形状が大きくな
るという欠点もあつた。

（発明の目的） 本発明はこれらの欠点を除去するため半導体基
板上で共平面線路のみを用いてマジツクＴを構成
したもので、以下その構成と作用を実施例の図面
に基づいて詳細に説明する。

（発明の実施例） 第２図は本発明の一実施例を示す図であつて、
特許請求の範囲第１項に対応するものである。

同図において、１９，２０，２１，２２は入出
力ポート、１５は、結合スロツト線路、１４，１
８はコプレナー線路、１６，１７はスロツト線
路、２３は絶縁膜、２４，２５，２６はストリツ
プ導体、１３は半導体基板を表わしている。

以下、本実施例の動作について説明するが、そ
の理解を容易にするため、先に、第３図および第
４図を用いて、基本回路について、説明する。

第３図は、結合スロツト線路の伝搬モードの電
界方向を模式的に表わした図で、３５，３６は電
界の方向を表わしており、第３図ａの場合は奇モ
ード、第３図ｂの場合は偶モードと呼ばれてい
る。

奇モードは、コプレナー線路の不平衡モードと
同一の電界分布を有しており、両側の接地導体は
同一のポテンシヤル（零電位）となつている（結
合スロツト線路の奇モードに対応する）。

奇モードは、スロツト線路の２つの平衡モード
からなつており、両側の接地導体のポテンシヤル
は異なつている。

この構造で、中心導体４５の幅が零の場合は、
スロツト線路（第３図ｃ）に対応する。

第４図は線路の変換について説明する図で、各
図の矢印は電界の方向を表わしている。

第４図ａはスロツト線路３９の平衡モードがコ
プレナー線路４０の不平衡モードに変換される状
態を示しており、入力ポート３７からの信号は、
スロツト線路３９を伝搬し、コプレナー線路３８
の中心導体に接続するストリツプ導体４１を経
て、並列に２分割される。ストリツプ導体４１の
下面の絶縁膜４２内の電界分布は第４図ａのＡ−
A′断面図ｂに示すとおりである。

並列２分割された信号の電界はコプレナー線路
４０を経て出力ポート３８から得られる。

第４図ｃは結合スロツト線路４３の偶モードが
コプレナー線路４０の不平衡モード（結合スロツ
ト線路の奇モードに対応）に変換される状態を示
している。

入力ポート３７からの信号は結合スロツト線路
４３を伝搬し、ストリツプ導体４１を経て、コプ
レナー線路４０に伝搬する。

出力は、コプレナー線路４０のポート３８より
得られる。ストリツプ導体４１の下面の絶縁膜４
２内における電界分布は、第４図ｃのＢ−B′断
面図ｄに示すように、結合スロツト線路からの入
力電界４６が直列に合成されて電界４４のように
なり、さらに、これがストリツプ導体４１を通し
てコプレナー線路内の電界４７に変換される。入
力電界４６は、並列２分割されてコプレナー線路
４０を伝搬し、出力が得られる。

一方、第４図ｃにおいて、ポート３８を入力ポ
ートにした場合、入力信号はコプレナー線路４０
を伝搬し、ストリツプ導体４１の接続部で並列合
成され、ストリツプ導体下面で電界４４に変換さ
れる。

この電界は、直列２分割されて結合スロツト線
路の奇モードに変換され（電界分布は４６）、結
合スロツト線路４３を伝搬し、出力がポート３７
より得られる。

このように、第４図ｃの回路は、ポート３７を
入力ポートにした場合、線路変換は直列合成−並
列分割が基本である。

また、ポート３８を入力ポートにした場合、線
路変換は並列合成−直列分割が基本になつてい
る。なお、第４図ｃの回路では結合スロツト線路
の奇モードのみがコプレナー線路に結合し、偶モ
ードは結合スロツト線路の中心導体が開放になつ
ているため、ストリツプ導体接続部において全反
射される。

第５図は、先に第２図に示した実施例の動作原
理を説明するための図である。

５図ａにおいて、入力ポート１９からの入力信
号はコプレナー線路１４を伝搬し、結合スロツト
線路を奇モード励振する。奇モードは、コプレナ
ー線路１８への接続部でコプレナー線路へは結合
せず（第４図ｃの説明どおり）、スロツト線路１
６，１７へ図に示す位相で分配される。

一方、第５図ｂでは、ポート２０が入力ポート
であり、入力信号はコプレナー線路１８を伝搬
し、コプレナー線路から結合スロツト線路への変
換部を通して、結合スロツト線路１５を偶モード
励振する。偶モードはストリツプ導体２４の中点
４８で互いに逆位相のため、電気的に短絡され
る。コプレナー線路−結合スロツト線路変換部と
ストリツプ導体２４との距離は４分の１波長の奇
数倍に選ばれているため、変換部から結合スロツ
ト線路１５をみたときのインピーダンスは無限大
となる。そのため、変換部からの信号は全てスロ
ツト線路１６，１７に第４図ｃに示す位相で変換
される。

このように、第２図の回路では、ポート１９
（マジツクＴのＥポートに相当）とポート２０
（マジツクＴのＨポートに相当）とは結合せず、
各々のポートからの入力はポート２１，２２に等
分配され、しかも、位相が同相（ポート２０が入
力ポート）、逆相（ポート１９が入力ポート）と
なつており、本回路が180゜ハイブリツド回路（マ
ジツクＴ）として動作することになる。

第６図は本発明の他の実施例を示す図であつ
て、特許請求の範囲第２項に対応するものであ
る。

第６図において、３２，３３はコプレナー線
路、３４は結合スロツト線路からコプレナー線路
への変換を行なうための電気的開放条件を与える
分離部である。この部分は、先端短絡の４分の１
の波長程度のスロツト線路に置き変えることも可
能である。コプレナー線路３２，３３と結合スロ
ツト線路の接続部ではコプレナー線路の外側の導
体を絶縁膜を介してストリツプ導体３０，３１を
用いて接続している。

第７図は、第６図で示した実施例の動作原理を
説明するための図である。

第７図ａは入力ポートが１９の場合を示してお
り、結合スロツト線路１５を奇モード励振するた
めのコプレナー線路１８には結合せず、出力は全
てコプレナー線路３２，３３から得られる。結合
スロツト線路の各スロツト部が各々コプレナー線
路に接続されるため、スロツト線路−コプレナー
線路変換部（第４図ａ参照）によりスロツトの平
衡モードが各々コプレナー線路の不平衡モードに
変換される。コプレナー線路３２，３３の片方の
外側導体を分離する開放部３４は、電気的にコプ
レナー線路３２および３３を分離するためのもの
である。

この分離により、互いのコプレナー線路の結合
がなくなり、各スロツト線路からの信号を各コプ
レナー線路が独立に得ることになり、等分配の特
性を得ることができる。

第７図ｂは入力ポートが２０の場合を示してお
り、第７図ａが同相分配であるのに対して、逆相
分配になつている。

このように、第６図の回路は、ポート１９と２
０（それぞれマジツクＴのＨおよびＥポートに相
当）は結合せず、各々のポートからの入力はポー
ト２１，２２に等分配され、しかも位相が同相
（ポート１９が入力ポート）、逆相（ポート２０が
入力ポート）となつており、本回路は180゜ハイブ
リツド回路（マジツクＴ）として動作することに
なる。

（発明の効果） 以上説明したように、本発明による共平面マジ
ツクＴは半導体基板上に構成されているため、半
導体素子の製造工程を通して半導体素子と同時に
製作できるから、回路の低コスト化を図ることが
できる。さらに各線路の接続部をエツチング工程
のみで製作するため高い精度が得られるから、回
路を高周波帯で動作させることができ、また、各
線路の接続部を同一平面で、かつ多層構造で構成
するため回路の大幅な小形化を図れる利点があ
る。

【図面の簡単な説明】

第１図は従来のマジツクＴを示す図、第２図は
本発明の一実施例を示す図、第３図は結合スロツ
ト線路の伝搬モードの電界方向を模式的に表わし
た図、第４図は線路の変換について説明する図、
第５図は第２図の実施例の動作原理を説明する
図、第６図は本発明の他の実施例を示す図、第７
図は第６図の実施例の動作原理を説明する図であ
る。 １，２，３，４，１９，２０，２１，２２，３
７，３８……信号入出力ポート、５，６，８，
９，１６，１７，３９……スロツト線路、７，１
５，４３……結合スロツト線路、１０，１１……
マイクロストリツプ線路、１２……誘電体基板、
１３……半導体基板、１４，１８，３２，３３，
４０……コプレナー線路、２３，４２……絶縁
膜、２４，２５，２６，２７，２８，２９，３
０，３１，４１……ストリツプ導体、３４……ス
ロツト開放部、３５，３６，４１，４６，４７…
…電界の方向、４５……結合スロツト線路の中心
導体、４８……ストリツプ導体２４の中央部。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に設けた結合スロツト線路の一
   端を第１の接続点として、該第１の接続点におい
   て、結合スロツト線路の外側２導体間を接続する
   と共に、第１のコプレナー線路を接続して、該第
   １のコプレナー線路の他端を第１の入力ポートと
   成し、一方、結合スロツト線路の第１の接続点か
   ら中心周波数の４分の１波長の奇数倍の長さに相
   当する距離の箇所を第２の接続点として、該第２
   の接続点において、第１、第２のスロツト線路の
   一端を接続すると共に、結合スロツト線路の第２
   の接続点の外側導体の一方に第２のコプレナー線
   路の中心導体の一端を接続し、さらに、結合スロ
   ツト線路の他の外側導体に第２のコプレナー線路
   の接地導体を接続して、前記第１、第２のスロツ
   ト線路の他端をそれぞれ第２、第３の入出力ポー
   トと成し、また、第２のコプレナー線路の他端を
   第４の入出力ポートとしたことを特徴とする共平
   面マジツクＴ。 ２ 半導体基板上に設けた結合スロツト線路の一
   端を第１の接続点として、該第１の接続点におい
   て、結合スロツト線路の外側２導体間を接続する
   と共に第１のコプレナー線路を接続して、該第１
   のコプレナー線路の他端を第１の入力ポートと成
   し、一方、結合スロツト線路の第１の接続点から
   中心周波数の４分の１波長の奇数倍の長さに相当
   する距離の箇所を第２の接続点として、該第２の
   接続点において、中心導体に第３、第４のコプレ
   ナー線路の中心導体の一端を接続すると共に、更
   に結合スロツト線路の第２の接続点の外側導体の
   一方に第２のコプレナー線路の中心導体の一端を
   接続し、さらに結合スロツト線路の他の外側導体
   に第２のコプレナー線路の接地導体を接続して、
   該第２のコプレナー線路の他端を第４の入出力ポ
   ート、また、前記第３、第４のコプレナー線路の
   他端をそれぞれ第２、第３の入出力ポートと成
   し、さらに第３、第４のコプレナー線路の前記第
   ２の接続点とは反対方向の外側導体に電気的開放
   条件を与える分離部を設けたことを特徴とする共
   平面マジツクＴ。