JPH01263976A - 制御信号の抽出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＲ−ＤＡＴに於けるフレーム・アドレスを１ト
ラツクの再生が行われる間フレーム・アドレス全種類各
々について再生個数を計数し、１トラツク毎に多数決に
よる信頼性の高い抽出を行い、又再生個数の状態により
抽出されたフレーム・アドレスがＭ効であるかどうかの
判定を行なって抽出されたフレーム・アドレスと共に音
声等のメイン・データの再生の制御に利用可能な再生状
態の情報とする制御信号の抽出装置に関するものである
。

従来の技術 近年、オーディオ、映像の分野で信号のディジタル化が
急速に進み、ディジタルオーディオディスク（ＣＤ）、
ディジタルオーディオテープレコーダ（ＤＡＴ）や放送
衛星による音声のＰＧＭ放送等が実現している。

この中で、ディジタルオーディオテープレコーダに関し
ては、記録密度が高く、アクセスが容易である等の理由
から、回転ヘッド型ディジタルオーディオテープレコー
ダ（Ｒ−ＤＡＴ）として実用化された。

ディジタルオーディオ信号を記録／再生するＲ−Ｄ　Ａ
Ｔにおいては、第３図に示す、謙に、同期信号（ＳＹＮ
Ｃ）９．　よりコート責Ｗ１）１０．ブロックアドレス
（Ｗ２）１１　、パリティ（Ｐ）１２゜データ１３を１
ブロツクデータとし、１トラツク中メインエリア６に１
２８ブロツク、サブエリア６に１６ブロツクのトラック
構成で、テープ４に記録される。

前記１ブロツクのデータ構成において、パリティ（Ｐ）
はＩＤコード（Ｗｌ）とブロックアドレス（Ｗ２）の排
他論理和演算によって決定され記録される。即ち、パリ
ティ（Ｐ）、ＩＤコード（Ｗｌ）、ブロックアドレス（
Ｗ２）の間には、Ｐ＝Ｗ１■Ｗ２・・・・・・　（１） の関係が成立する。再生時には、（１）式に基づきパリ
ティチエツクを行い、制御情報であるＷｌ。

ＶＦ６．Ｐの誤９を検出する。

第４図ｉＣＰ　ＣＭ　エリアｔ７）ＩＤ：＋−１−”（
Ｗｌ　）　。

ブロックアドレス（Ｗ２）のデータ構成を示す０Ｒ−Ｄ
ＡＴでは、シリンダの相対向する位置に取シ付けられる
２個の磁気ヘッド（一方を人ヘッド。

他方ｉＢヘッノド呼ぶ）によって、第３図に示した様に
、テープ４上に斜めに形成されるＡ、Ｂ交互のトラック
（人ヘッドによって記録されるトラックがＡトラック７
、Ｂヘッドによって記録されるトラックがＢトラック８
）として記録されるが、前記トラック中のブロックの占
める位置を示すのがブロックアドレス１５である。

１４はＰＧＭ−ＩＤであシ、上位４ｂｉｔのＩＣ−１〜
ＩＤ−５は、オーディオデータに関する制御情報（例え
ば、サンプリング周波数情報。

量子化情報、エンファシス情報等）、下位４　ｂｉｔの
フレームアドレスは、Ａトラック、Ｂ）ラックの１ペア
ｋＩフレームとし、フレーム単位テ００００〜１１１１
まで順に巡回して付加されるアドレス情報である。よっ
てペアとなるＡトラック、Ｂ）ラックで構成される１フ
レーム内では、フレームアドレスは同一値が繰り返し記
録され、又、ＩＤ−１〜ＩＤ−５に関しても１フレーム
内では同−恒が記録される。

さて、再生時にはパリティチエツクによってＰＣＭ−Ｉ
Ｄ（Ｗｌ）、ブロックアドレス（Ｗ２）。

パリティ（Ｐ）の誤ｆ）’を検出し、正しい制御情報だ
けを抽出する。

第５図には、Ｒ−ＤＡＴにおける従来のフレームアドレ
ス抽出回路のブロック図を示す。１６はパリティチエツ
ク回路であり、再生された制御情報Ｗ１．Ｗ２．Ｐの誤
りを検出する。１７はラッチパルス発生回路であり、パ
リティチエツク回路１６によって誤りが無い（以下、パ
リティチエツクＯＫと呼ぶ）と判定された時、パルスを
データラッチ１８に発生する。１８はデータラッチであ
り、ラッチパルス発生回路１７で発生されるパルスによ
ってフレームアドレスを保持する。１９は抽出フレーム
アドレス保持装置で、トラック切換パルス２Ｑによって
データラッチ１８に保持されているフレームアドレスを
取り込み保持する０ここで、トラック切換パルスは、ム
トラックからＢトラック、及びＢトラックから人トラッ
クに切換わる時に発生されるパルスである。

上記構仄によれば、同一１トラツク再生中は、パリティ
チエツクで誤りが無い（パリティチエツクＯＫ）と判定
される毎に、フレームアドレスがデータラッチ１８に書
き換え保持され、最終的に同一１トラツク中最後に再生
されたパリティチエツクＯＫのフレームアドレスが抽出
フレームアドレス保持装置１９に保持される。

発明が解決しようとする課題 以上の様に、Ｒ−ＤＡＴにおける従来のフレーム・アド
レス抽出装置によれば、同一１トラツク中最後に再生さ
れたパリティチエツクＯＫのフレーム・アドレスが抽出
されるが、パリティチエツクではＷｌ、Ｗ２．Ｐのうち
２つあるいは３つが誤っている場合に誤りを検出出来な
い（以下、パリティ見逃しと呼ぶ）ことがらシ、しばし
ば誤ったフレーム・アドレスを抽出するという問題があ
る０ 又、記録時に磁気ヘッドの一方が、磁性粉やほこり等に
よって目づまりを起こし記録が出来なくなった場合、そ
の記録時以前に記録されたトラソりが残り、再生時には
パリティチエツクで誤りが無いと判定され抽出されるが
フレームアドレスの連続性（巡回性）、同一フレーム内
ＯＡトラック。

Ｂトラックには同一値が記録されるという関係（ペア性
）は満たされ無い。しかしながら従来のフレーム・アド
レス抽出装置によれば、抽出されたフレーム・アドレス
の信頼性はパリティ見逃しが起る事等により低く、又抽
出されたフレーム・アドレス以外に何等の情報も得られ
ないため連続性、ペア性が満たされ無い原因を判定する
のは困難である。この様な状態で産声データをそのまま
再生した場合には、異音が発生するという問題がるる。

本発明はかかる点に廂み、パリティ見逃しの影響金堂け
ることなく信頼性の高いフレームアドレス抽出が可能で
あり、異音等が発生しない制御信号の抽出装置を提供す
ること全目的とする。

課題を解決するための手段 上記目的を達成するために、本発明の制御信号の抽出装
置は所定の時間に検出するフレーム・アドレスの内容毎
に同一の種類のフレーム・アドレスの個数全計数する計
数手段と、計数手段によって保持された計数値が最大と
なったフレーム・アドレスを取シ出す多数決抽出手段と
、それぞれの計数値が予め設定した関係を満たしている
かどうかで最大計数値の有意を判定する有意性判定手段
とを備えて、多数決抽出手段と有意性判定手段の出力信
号により、フレーム・アドレスの多数決判定を行うとと
もにフレーム・アドレスの信頼度に関する信号を付加し
て制御装置へ供給するように構成されている。

作用 本発明は上記構成によって、所定の時間内に再生された
パリティチエツクＯＫの全てのフレーム・アドレスにつ
いて内容毎に再生された個数を計数し、最も多く再生さ
れたものを抽出するため、パリティ見逃し等によるフレ
ーム・アドレスの誤抽出を防ぐ事が出来信頼性の高いフ
レーム・アドレスの抽出が可能となる。更に最大計数値
の有意を判定しフレーム・アドレスの信頼度に関する信
号として制御装置へ供給するため、最大計数値自身に有
意が認められない（再生データに異常がある）場合にも
予め設定した所定の制御（補間、ミューティング等）を
行う事が可能となる。

実施例 以下、本発明の一実施例について図面とともに説明する
。

第１図は本発明の一実施例のＲ−Ｄ　ＡＴのフレームア
ドレス抽出回路の構灰ヲ示すもので、１は１トランクの
再生が行われる間フレーム・アドレスの内容毎に同一の
種類のフレーム・アドレスの個数全計数する計数手段、
２は計数手段１によって保持された計数値が最大となっ
たフレーム・アドレスを取や出す多数決抽出手段、３は
計数手段１によって保持されたそれぞれの計数値が予め
設定した関係を満たしているかどうかで最大計数値の有
意を判定する有意性判定手段であり、詳細な動作説明を
以下に行う。

第１図において、１０１はパリティチエツク回路であり
、第３図に示したＰＯＭ−ＩＤ（Ｗｌ　）。

ブロックアドレス（Ｗ２）、パリティ（Ｐ）’＆取り込
みパリティチエツクを行う０１ｏ２は計数パルス発生回
路であり、パリティチエツクＯＫのフレームアドレス（
第４図で示した様に、ブロックアドレスが偶数の時、Ｐ
ＣＭ−よりの下位４ビツトがフレームアドレスである）
全取り込み、その値がＱ０００〜１１１１の１６種類の
内どの値であるかを判別し、値に対応した端子にパルス
を発生する。１０３は端子ｏｏｏｏで、計数パルス発生
回路１０２によってパリティチエツクＯＫ時のフレーム
アドレスがｏｏｏｏであると判定された場合にパルスが
出力される。１０４は端子０００　＋で、計数パルス発
生回路１ｏ２によってパリティチエツクＯＫ時のフレー
ムアドレスが０００１であると判定された場合にパルス
が出力される。以下同様に、端子は端子＋＋＋１１０５
までの１６個が備えられ、パリティチエツクＯＫ時のフ
レームアドレスの値に対応してパルスが出力される。１
０６はカウンタｏｏｏｏであシ、パリティチエツクＯＫ
時のフレームアドレスｏｏｏｏがいくつ再生されたかを
計数パルス発生回路１０２によって、端子００００１０
３に出力されるパルスをクロックとして計数する０１０
７はカウンタｏｏｏ　ｔであり、パリティチエツクＯＫ
時のフレームアドレス００ｏ１がいくつ再生されたかを
計数パルス発生回路１０２によって、端子ｏｏｏ１１０
４に出力されるパルスをクロックとして計数する。以下
同様にカウンタは、カウンタ＋１ｚ１０Ｂまでの１６個
が備えらし、ハリティチエツクＯＫ時のフレームアドレ
スの値に応じ、各フレームアドレスがいくつ再生された
かを計数する。

１０９はラッチｏｏｏｏであシ、カウンタｏｏｏ。

１０６によって計数されたパリティチエツクＯＫ時のフ
レームアドレスｏｏｏｏの再生個数ヲ、トラック切換パ
ルス１１２のタイミングで取シ込み保持する。１１０は
ラッチｏｏｏ１であり、カウンタｏｏｏ１１０７によっ
て計数されたパリティチエツクＯＫ時のフレームアドレ
ス０００１の再生個数ヲ、トラック切換パルス１１２の
タイミングで取り込み保持する。以下同様にラッチは、
ラッチ１１＋１１１１までの１６個が備えられ、パリテ
ィテエソクＯＫ時の各フレームアドレスの再生個数ヲト
ラック切換パルス１１２のタイミングで取シ込み保持す
る。

ここで、トラック切換パルス１１２は、Ａトラックから
Ｂトラック、及びＢトラックからＡトラックに切換かる
時に発生されるパルスである。

１１３はタイミングジェネレータであり、トラック切換
パルス１１２を遅延させ、多数決抽出スタートパルス１
１４１抽出フレームアドレスラツチパルス１１６．カウ
ンタクリアパルス１１６全生成する。

第２図は、多数決抽出スタートパルス１１４゜抽出フレ
ームアドレスラッテパルス１１６．カウ／タクリアパル
ス１１６．及びトラック切換パルス１１２のタイミング
略図である。１１７は多数決抽出回路であり、多数決抽
出スタートパルス１１４が入力されるとラッテＱＱＱ０
１０９〜ラツチ１１１１１１１に保持されているパリテ
ィチエツクＯＫ時の各フレームアドレスの再生個数計数
値を取シ込み、最大計数値及び最大計数値に対応するフ
レームアドレス全検出する。１１８は抽出フレームアド
レス保持装置であり、多数決抽出回路１１７によって検
出された再生個数計数値が最大のフレームアドレスヲ、
抽出フレームアドレスラッチパルス１１５のタイミング
で取シ込み保持する。１１９はフラグ生成回路であり、
多数決抽出スタートパルス１１４が入力されるとラッテ
ｏａａ。

１０９〜ラツチ＋ｚ＋　１１１に保持されているパリテ
ィチエツクＯＫ時の各フレームアドレスの再生個数計数
値を取り込み最大計数値（Ｎ１）、及び２査目に大きい
計数値（Ｎ２）’に検出し、前記２つの計数値が（匂式
及び（鴻式 Ｎ１≧８　　・・・・・・　（２） Ｎ、　−２Ｘ　Ｎ２≧４　・・・・・・　０）（但しＮ
１は最大計数値、Ｎ２は２番目に大きい計数値）の条件
を同時に満たしているかどうかを判定し、満たしていな
い場合に”ｏ”、満たしている場合に６１”となるフラ
グ全生成する。１２゜はフラグ保持装置であり、フラグ
生成回路１１９で生成されたフラグを抽出フレームアド
レスラッチパルス１１６のタイミングで保持する。

以上のように本発明の一実施例における制御信号の抽出
装置は、ある１トラツクを再生すると６４個のフレーム
アドレスが再生される（第４図に示した様にフレームア
ドレスはＰＣＭエリア１２８ブロツク中、偶数ブロック
に記録されている）が、この内パリティチエツクＯＫの
すべてのフレームアドレスが抽出され、その中から再生
された個数の最も多いフレームアドレスを採用出来、パ
リティ見逃しの影響を受けることなく常に信・順性の高
いフレームアドレス抽出が可能となる。

又、最大計数値の有意を判定する有意性判定手段３の出
力信号（フラグ）を制御装置へ供給するため、最大計数
値と２′４ｆ目に大きい計数値が近接した場合、あるい
は最大計数値が６４に比べ遥かに小さい場合等、最大計
数値自身に有意が認められない（再生データに異常があ
る）時にも制御装置が有意性判定手段３の出力信号を参
照し、予め設定した所定の制御（補間、ミューティング
等）？行う事が可能となる。

発明の効果 本発明によれば、所定の時間に検出するフレームアドレ
スの内容毎に同一の種類のフレームアドレスの個数全計
数する計数手段と、計数手段によって保持された計数値
が最大となったフレームアドレスを取り出す多数決抽出
手段と、それぞれの計数値が予め設定した関係を満たし
ているかどうかで最大計数値の有意を判定する有意性判
定手段の出力信号により、フレームアドレスの多数決判
定を行うとともにフレームアドレスの信頼度に関する信
号全付加して制御装置へ供給するようにしたため、誤っ
たフレームアドレスを抽出することもなく信頼性の高い
制御信号の抽出が行なえる等実用性が非常に大きい。

【図面の簡単な説明】

第１図は本発明の一実施例であるＲ−ＤＡＴのフレーム
アドレス抽出装置のブロック図、第２図はトラック切換
えパルスのタイミング略図、第３図はＲ−ＤＡＴのブロ
ックフォーマット図、第４図はＲ−ＤＡＴのフレームア
ドレス記録フォーマント図、第６図はＲ−ＤＡＴにおけ
る従来のフレームアドレス抽出装置のブロック図である
。 １・・・・・・計数手段、２・・・・・・多数決抽出手
段、３・・・・・・有意性判定手段、１０１・・・・・
・パリティチエツク回路、１０２・・・・・・計数パル
ス発生回路、１０３・・・′“°端子００００．１０４
°°°昧一端子Ｄ０００．１０５°°′・・・端子１１
１１．１０６・・・・・・カウンタａＯｏＱ、１０７・
・・・・・カウンタｏｏｏ１．１０８・・・・・φカウ
ンタ１１１１．１０９・・・・・・ラッチｏｏｏＯ，１
１０・・・・・・ラッチＯａＯ＋、１１１・・・・・・
ラッチ１目１．１１２・・・・・・トラック切換パルス
、１１３・・・・・・タイミングジェネレータ、１１４
・・・・・・多数決抽出スタートパルス、１１５・・・
・・・抽出フレームアドレスラッチパルス、１１６・・
・・・・カウンタクリアパルス、１１７・・・・・・多
数決抽出回路、１１８・・・・・・抽出フレームアドレ
ス保持装置、１１９・・・・・・フラグ生成回路、１２
０・・・・・・フラグ保持装置。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名五　
　　　　　　　　　　　　　　　　　　　　・へｃｙｆ
　　ヒ　泊 酬〈 イ　　− 第４図 ＋４−ＰＣＭＪＤ（Ｗｆ）

Claims (1)

【特許請求の範囲】
1. 記録媒体の一連の記録範囲に多重記録された制御信号を
   抽出する装置であって、所定の時間に検出する制御信号
   の内容毎に同一の種類のデータの個数を計数する計数手
   段と、前記計数手段によって保持された計数値が最大と
   なった制御信号を取り出す多数決抽出手段と、それぞれ
   の計数値が予め設定した関係を満たしているかどうかで
   最大計数値の有意を判定する有意性判定手段とを備え、
   前記多数決抽出手段と有意性判定手段の出力信号により
   、制御信号の多数決判定を行うとともに制御信号の信頼
   度に関する信号を付加して制御装置へ供給する様にした
   ことを特徴とする制御信号の抽出装置。