JPH0126193B2 - - Google Patents

Info

Publication number
JPH0126193B2
JPH0126193B2 JP6210285A JP6210285A JPH0126193B2 JP H0126193 B2 JPH0126193 B2 JP H0126193B2 JP 6210285 A JP6210285 A JP 6210285A JP 6210285 A JP6210285 A JP 6210285A JP H0126193 B2 JPH0126193 B2 JP H0126193B2
Authority
JP
Japan
Prior art keywords
image information
memory cell
gate electrode
floating gate
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6210285A
Other languages
English (en)
Other versions
JPS61222262A (ja
Inventor
Toshiro Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60062102A priority Critical patent/JPS61222262A/ja
Priority to US06/842,193 priority patent/US4893273A/en
Publication of JPS61222262A publication Critical patent/JPS61222262A/ja
Publication of JPH0126193B2 publication Critical patent/JPH0126193B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は画像情報を格納する半導体記憶装置
に係り、特に簡便に画像情報を不揮発性記憶装置
に格納でき、必要時には再書き込みが可能な半導
体画像記憶装置に関する。
〔発明の技術的背景とその問題点〕
従来、画像情報を記憶し、その一部を書き直す
ことが可能な画像記憶システムとしては第４図に
示すようなものがよく知られている。このシステ
ムでは図示しないデジタイザまたは他の撮像装置
により得られる時系列化されたデイジタル信号が
データ・バス１を介してプロセツサ２やベクタ・
ジエネレータ３に供給される。上記プロセツサ２
やベクタ・ジエネレータ３は上記デイジタル信号
を処理して画素データを作成し、これをいつたん
フレーム・バツフア４に書き込む。このフレー
ム・バツフア４としては通常、ビツト単価の安い
ダイナミツクRAMが用いられており、このフレ
ーム・バツフア４に収納された画像情報は必要に
応じてルツク・アツプ・テーブル５を通して輝度
信号に変換され、タイミング・ジエネレータ６か
ら出力されるタイミング信号とともにモニタ装置
７に供給され、ここで画像として表示される。
このようなシステムにおける画像情報の一部書
き換えは、ベクタ・ジエネレータ３を通じてフレ
ーム・バツフア４内の行と列を選択してセル情報
の書き換えを行なうことによつて達成される。
ところが、このシステムでは画像情報を得るた
めに高価なデジタイザや撮像装置が必要であり、
システム全体の価格が高価となる欠点がある。
また、システムの起動時にはデジタイザや撮像
装置から供給される時系列化された信号をフレー
ム・バツフア４に書き込む操作が必要であり、ま
たは磁気デイスク等に既に画像情報が記録されて
いるような場合にもこの信号を読み出してフレー
ム・バツフア４に書き込む操作が必要となる。し
かしながら、この書き込み操作の割当てはダイナ
ミツクRAMにとつては比較的困難であり、必ず
読み出し期間の合間をぬつて行なわなければなら
ない。このため、特に大容量化されたダイナミツ
クRAMを用いた場合には、書き込みの効率が低
下するという欠点がある。例えば表示分解能が
1280×1024画素でリフレツシユ・レートが60Hzの
フレーム・バツフア４を16Kビツトのダイナミツ
クRAMで構成する場合に情報の書き込みに使用
できる時間がサイクル時間全体の80％であるのに
対し、64Kビツトの高集積化されたダイナミツク
RAMを32個使用して構成した場合にはその比率
が30％にまで低下してしまう。今後、ダイナミツ
クRAMは大集積化の方向にあり、このため画像
メモリとしては特殊な素子を要求する結果になつ
てしまう。
また、現在ではフレーム・バツフアに対する情
報の書き込み時間が問題となつているが、将来、
非常に高速のサイクル時間を持つダイナミツク
RAMが出現したとしても、データ・バス１を介
して時系列化された画像情報の書き込みを行なう
ことは時間的に効率が悪いと考えられる。
〔発明の目的〕
この発明は上記のような事情を考慮してなされ
たものでありその目的は、画像情報の電気的な書
き込みが必要なく、簡便でしかも安価に構成する
ことができる半導体画像記憶装置を提供すること
にある。
〔発明の概要〕
上記のような目的を達成するためこの発明の半
導体画像記憶装置にあつては、浮遊ゲートおよび
制御ゲートを有する不揮発性メモリセルを用いた
半導体記憶装置において、浮遊ゲートおよび制御
ゲートを貫通し基板表面に達するような光通路を
設け、この光通路を通じて基板表面に照射される
光の強さに対応してその浮遊ゲートに電子を注入
せしめ、そのしきい値電圧を変えることにより画
像情報の記憶を行なわせるようにしている。
〔発明の実施例〕
以下、図面を参照してこの発明の一実施例を説
明する。
第１図はこの発明の半導体画像記憶装置の一実
施例の構成を示すブロツク図である。この半導体
画像記憶装置の概略的な構成は例えば現在市販さ
れている256Kビツトの紫外線消去型の読み出し
専用半導体記憶装置（EPROM）と同様であり、
それぞれ浮遊ゲートおよび制御ゲートを有する不
揮発性メモリセル（図示せず）を行および列方向
にマトリクス状に配列してなるメモリセルアレイ
１１、このメモリセルアレイ１１内のメモリセル
をロウ方向で選択するロウ・デコーダ１２、この
ロウ・デコーダ１２で選択される１行分のメモリ
セルの中からいくつかを選択するカラム・ゲート
回路１３、このカラム・ゲート回路１３で選択さ
れるメモリセルの記憶情報を外部に出力制御する
出力バツフア１４、上記カラム・ゲート回路１３
の動作を制御するカラム・デコーダ１５、外部か
ら供給されるロウ・アドレスおよびカラム・アド
レスをいつたん記憶し、上記ロウ・デコーダ１２
およびカラム・デコーダ１５にそれぞれ供給する
アドレス・バツフア１６、チツプ・イネーブル信
号およびアウトプツト・イネーブル信号等
の制御信号が供給され、これらの制御信号に基づ
いて上記ロウ・デコーダ１２、カラム・デコーダ
１５、出力バツフア１５、アドレス・バツフア１
６それぞれの動作を制御する制御回路１７とから
構成されている。
そしてこの実施例装置では、上記メモリセルア
レイ１１を構成する各メモリセルが通常のものと
は異なり、それぞれ第２図に示すように構成され
ている。すなわち、第２図ａは各メモリセルの素
子構造を示す断面図であり、第２図ｂはその一部
のパターン平面図である。第２図において２１は
例えばｐ型の半導体基板であり、この基板２１が
フイールド絶縁膜２２で分離されている素子領域
２３にはn+型のソース、ドレイン領域２４，２
５が形成されている。さらに上記ソース、ドレイ
ン領域２４，２５相互間のチヤネル領域上には、
ゲート絶縁膜２６を介して、例えばリン等の不純
物がドープされている多結晶シリコンからなり電
気的に浮遊状態にされた浮遊ゲート電極２７が形
成されている。さらにこの浮遊ゲート電極２７上
にはゲート絶縁膜２８を介して、リン等の不純物
がドープされている多結晶シリコンによつて構成
された制御ゲート電極２９が形成されている。そ
してこれら制御ゲート電極２９、ゲート絶縁膜２
８、浮遊ゲート電極２７からなる多層膜構造のほ
ぼ中央には、この多層膜構造を貫通する例えば一
辺が1μ程度の寸法にされた四角形状の透孔３０
が形成されており、この透孔３０は光を透過する
シリコン酸化膜等の絶縁膜によつて満たされてい
る。
このような構成のメモリセルは上記透孔３０が
光通路を形成し、セル上面に照射された光はこの
透孔３０を介して基板２１の表面に到達する。
ここでいま、上記第２図のような構成のメモリ
セルにおいて、ソース、ドレイン領域２４，２５
間に所定のバイアス電圧を印加し、制御ゲート電
極２９に高電圧、例えば＋15Vの電圧を印加した
状態で光を照射したとする。すると照射された光
により基板２１内には電子、正孔対が発生し、こ
のうちの電子が上記浮遊ゲート電極２７に捕獲さ
れる。このとき、このメモリセルのしきい値電圧
は元の低い値から上昇する。他方、光を照射しな
い場合には電子、正孔対は発生せず、このメモリ
セルのしきい値電圧は元の低い値のままにされ
る。従つて、例えばしきい値電圧が上昇したとき
を“１”レベル、変化せず元のままの状態を
“０”レベルと規定し、第１図の記憶装置のメモ
リセルアレイ１１に対して画像情報を含む光を照
射すれば、この画像情報は各メモリセルにおいて
“１”レベルもしくは“０”レベルの情報として
記憶される。
上記実施例の記憶装置を用いれば、従来のよう
に高価なデイジタイザや撮像装置を用いずに画像
情報を記憶させることができる。このため安価に
構成することができる。しかも、光を用いて二次
元的に画像を書き込むので、従来のように電気的
にかつ行と列を指定して書き込む場合に比較して
書き込みに要する時間は大幅に短縮される。
さらにこのようなEPROM型の記憶装置は浮遊
ゲート電極２７が絶縁膜によつて電気的に浮遊状
態にされているので、一度書き込まれた情報は消
去を行なわない限り不揮発的に保持される。また
情報の消去は通常のEPROMと同様に紫外線を照
射することにより行なえるので、画像情報を自由
に何度も書き変えることができる。
ところで、上記第２図のような構成のメモリセ
ルは通常のEPROMと同様にして浮遊ゲート電極
２７および制御ゲート電極２９を形成した後、反
応性イオン・エツチング（RIE）技術によるエツ
チングを施して上記透孔３０を形成し、この後、
パツシベーシヨンを行なうことによつて透孔３０
を絶縁膜で満たすことにより容易に構成すること
ができる。
第３図はこの発明の応用例を示すものであり、
第１図のような記憶装置を用いて画像記憶、表示
システムを構成した場合のブロツク図である。図
において４１はこの発明に係る記憶装置であり、
光の照射によつて画像情報が記憶される。この記
憶装置４１に記憶された画像情報は必要に応じて
ルツク・アツプ・テーブル４２を通して輝度信号
に変換され、タイミング・ジエネータ４３から出
力されるタイミング信号とともにモニタ装置４４
に供給され、ここで画像として表示される。な
お、４５はプロセツサ、４６はデータバスであ
る。
なお、この発明は上記実施例に限定されるもの
ではなく種々の変形が可能であることはいうまで
もない。例えば上記実施例では制御ゲート電極２
９、ゲート絶縁膜２８、浮遊ゲート電極２７から
なる多層膜構造のほぼ中央に透孔３０を形成する
場合について説明したが、これは光の照射により
発生される電子、正孔対の量が最も多くなるよう
な、例えば第２図において破線で示すように前記
チヤネル領域とソースもしくはドレイン領域との
界面に対応する位置に前記透孔３０を設けるよう
にしてもよい。
さらに上記実施例装置は一画像分のみを記憶す
る場合のものであるが、これは第２図に示すよう
な記憶装置を複数個用いて複数画像を記憶するよ
うな構成にしてもよい。
〔発明の効果〕
以上説明したようにこの発明によれば、画像情
報の電気的な書き込みが必要なく、簡便でしかも
安価に構成することができる半導体画像記憶装置
を提供することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例の示すブロツク
図、第２図は上記実施例装置の一部を具体的に示
す断面図およびパターン平面図、第３図はこの発
明の応用例の構成を示すブロツク図、第４図は従
来装置のブロツク図である。 １１……メモリセルアレイ、１２……ロウ・デ
コーダ、１３……カラムゲート回路、１４……出
力バツフア、１５……カラム・デコーダ、１６…
…アドレス・バツフア、１７……制御回路、２７
……浮遊ゲート電極、２９……制御ゲート電極、
３０……透孔。

Claims (1)

    【特許請求の範囲】
  1. １ 浮遊ゲートおよび制御ゲートを有する不揮発
    性メモリセルを用いた半導体記憶装置において、
    浮遊ゲートおよび制御ゲートを貫通し基板表面に
    達するような光通路を設け、この光通路を通じて
    基板表面に光が照射できるように構成したことを
    特徴とする半導体画像記憶装置。
JP60062102A 1985-03-28 1985-03-28 半導体画像記憶装置 Granted JPS61222262A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60062102A JPS61222262A (ja) 1985-03-28 1985-03-28 半導体画像記憶装置
US06/842,193 US4893273A (en) 1985-03-28 1986-03-21 Semiconductor memory device for storing image data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60062102A JPS61222262A (ja) 1985-03-28 1985-03-28 半導体画像記憶装置

Publications (2)

Publication Number Publication Date
JPS61222262A JPS61222262A (ja) 1986-10-02
JPH0126193B2 true JPH0126193B2 (ja) 1989-05-22

Family

ID=13190346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60062102A Granted JPS61222262A (ja) 1985-03-28 1985-03-28 半導体画像記憶装置

Country Status (2)

Country Link
US (1) US4893273A (ja)
JP (1) JPS61222262A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO933103L (no) * 1993-08-31 1995-03-01 Tor Sverre Lande Analog, UV-lysprogrammerbar spenningsreferanse i CMOS-teknologi
US5557114A (en) * 1995-01-12 1996-09-17 International Business Machines Corporation Optical fet
JP2980012B2 (ja) * 1995-10-16 1999-11-22 日本電気株式会社 不揮発性半導体記憶装置
JP2905739B2 (ja) * 1996-04-24 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6794255B1 (en) * 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
JP2001085660A (ja) 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
US7033898B1 (en) * 2002-08-13 2006-04-25 Newport Fab, Llc Method for fabricating a self-aligned bipolar transistor having recessed spacers
JP4183464B2 (ja) 2002-09-20 2008-11-19 富士フイルム株式会社 固体撮像装置とその駆動方法
TWI377577B (en) * 2007-06-29 2012-11-21 Novatek Microelectronics Corp Method for memory address arrangement
JP5939703B2 (ja) * 2009-02-18 2016-06-22 ナンジン ユニバーシティ 複合誘電体ゲートｍｏｓｆｅｔ構造を有す感光検出器およびその信号読み取り方法
US8653618B2 (en) * 2011-09-02 2014-02-18 Hoon Kim Unit pixel of color image sensor and photo detector thereof
US10509169B2 (en) * 2017-10-30 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036087A (ja) * 1973-07-13 1975-04-04
DE2912859A1 (de) * 1979-03-30 1980-10-09 Siemens Ag Ig-fet mit schwebendem speichergate und mit steuergate
US4366555A (en) * 1980-08-01 1982-12-28 National Semiconductor Corporation Electrically erasable programmable read only memory
US4665503A (en) * 1985-01-15 1987-05-12 Massachusetts Institute Of Technology Non-volatile memory devices
US4754320A (en) * 1985-02-25 1988-06-28 Kabushiki Kaisha Toshiba EEPROM with sidewall control gate

Also Published As

Publication number Publication date
US4893273A (en) 1990-01-09
JPS61222262A (ja) 1986-10-02

Similar Documents

Publication Publication Date Title
JPH0126193B2 (ja)
US5446688A (en) Non-volatile semiconductor memory device
CN1236452C (zh) 铁电存储器及其操作方法
US6370056B1 (en) Ferroelectric memory and method of operating same
US7274593B2 (en) Nonvolatile ferroelectric memory device
US20060138504A1 (en) Nonvolatile ferroelectric memory device
JPH0568799B2 (ja)
US5309392A (en) Semiconductor IC device using ferroelectric material in data storage cells with light assisted state transition
JPH0320953B2 (ja)
JPH09326200A (ja) 不揮発性半導体メモリ装置およびその駆動方法
JPH06215584A (ja) 不揮発性半導体記憶装置およびこれを用いた記憶システム
JP2655765B2 (ja) 半導体装置
JPH0640589B2 (ja) 不揮発性半導体記憶装置
JPH0793985A (ja) 半導体記憶装置及びそのデータ書込み方法
JPH0581194B2 (ja)
JPS63268194A (ja) 不揮発性半導体メモリ
JPH0469391B2 (ja)
JP2002016233A (ja) 半導体記憶装置及びその駆動方法
JPH0758223A (ja) 電荷結合装置
JPS6239545B2 (ja)
JPS63268193A (ja) 半導体メモリ
JPS5924892A (ja) 液晶表示装置
JP2551358B2 (ja) フラッシュ型不揮発性半導体記憶装置
JP2021136379A (ja) 不揮発性記憶装置、半導体集積回路装置および電子機器
KR100335612B1 (ko) 강유전체램