JPH01261867A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH01261867A JPH01261867A JP9005388A JP9005388A JPH01261867A JP H01261867 A JPH01261867 A JP H01261867A JP 9005388 A JP9005388 A JP 9005388A JP 9005388 A JP9005388 A JP 9005388A JP H01261867 A JPH01261867 A JP H01261867A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- atom
- gate electrode
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000002844 melting Methods 0.000 claims abstract description 20
- 230000008018 melting Effects 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 9
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 7
- 125000004429 atom Chemical group 0.000 abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 229910021332 silicide Inorganic materials 0.000 abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 14
- 125000004437 phosphorous atom Chemical group 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 229910020968 MoSi2 Inorganic materials 0.000 abstract 1
- 229910008814 WSi2 Inorganic materials 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、高集積の半導体装
置に適用して好適なものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and is particularly suitable for application to a highly integrated semiconductor device.
本発明は、シリコン膜と、このシリコン膜上に積層され
た高融点金属シリコン化合物膜とから成るゲート電極を
有する半導体装置において、上記シリコン膜が少なくと
も酸素原子を含有し、これによってゲート電極を薄くす
ることができる。The present invention provides a semiconductor device having a gate electrode consisting of a silicon film and a high melting point metal silicon compound film laminated on the silicon film, wherein the silicon film contains at least oxygen atoms, thereby making the gate electrode thin. can do.
Ｍｏ５ｉ＝ 、 ＷＳｉ、等の高融点金属シリコン化合
物（以下、高融点金属シリサイドという）は、不純物を
ドープした多結晶Ｓｉに比べて低抵抗である等の利点を
有するため、ＭＯ３ＬＳ１等の半導体装置のゲート電極
材料として用いられている。しかしながら、この高融点
金属シリサイドをゲート絶縁膜に直接接触させ、ゲート
電極として用いると次のような問題が生じる。第１に、
高融点金属シリサイドは組成等が不安定であるため、そ
の仕事関数（φ□）が不安定である。第２に、ゲート絶
縁膜を構成するＳｉＯ□と高融点金属シリサイド中の金
属原子との反応により、ゲート絶縁膜の耐圧が低下する
。High melting point metal silicon compounds (hereinafter referred to as high melting point metal silicides) such as Mo5i= and WSi have advantages such as lower resistance than polycrystalline Si doped with impurities, so they are suitable for semiconductor devices such as MO3LS1. Used as a gate electrode material. However, when this refractory metal silicide is brought into direct contact with a gate insulating film and used as a gate electrode, the following problems occur. Firstly,
Since the high melting point metal silicide has an unstable composition, its work function (φ□) is unstable. Second, the breakdown voltage of the gate insulating film decreases due to the reaction between SiO□ constituting the gate insulating film and metal atoms in the high melting point metal silicide.
そこで、この問題を回避するために、不純物をドープし
た多結晶Ｓｉ膜上に高融点金属シリサイド膜を積層した
二層構造の膜、すなわちポリサイド膜によりゲート電極
が構成されている。Therefore, in order to avoid this problem, the gate electrode is formed of a two-layer structure film in which a refractory metal silicide film is laminated on a polycrystalline Si film doped with impurities, that is, a polycide film.
なお、本発明に関連する先行技術文献としては、２〜４
５原子％の酸素（０）原子を含有する多結晶Ｓｉ膜をパ
ッシベーション膜として用いた半導体装置に関する特公
昭５３−２５５２号公報や、この２〜４５原子％の０原
子を含有する多結晶Ｓｉ膜により構成された抵抗素子に
関する特公昭５５−１３４２６号公報が挙げられる。In addition, as prior art documents related to the present invention, 2 to 4
Japanese Patent Publication No. 53-2552 regarding a semiconductor device using a polycrystalline Si film containing 5 at% oxygen (0) atoms as a passivation film, and a polycrystalline Si film containing 2 to 45 at% oxygen (0) atoms. For example, Japanese Patent Publication No. 13426/1983 relates to a resistive element constructed by the following.
本発明者の知見によれば、上述のようにゲート電極をポ
リサイド膜により構成した場合においても、多結晶Ｓｉ
膜が薄すぎると、高融点金属シリサイド膜中の金属原子
がこの多結晶Ｓｉ膜を突き抜けてゲート絶縁膜と反応し
、この結果ゲート絶縁膜の耐圧が低下してしまう。この
ため、この多結晶Ｓｉ膜の膜厚を約１０００人程度以上
にする必要があり、従ってゲート電極を薄くすることは
困難である。この結果、高集積の半導体装置では、この
ゲート電極による段差が大きくなり、配線の形成等に支
障を来すという問題があった。According to the findings of the present inventors, even when the gate electrode is formed of a polycide film as described above, polycrystalline Si
If the film is too thin, metal atoms in the high melting point metal silicide film will penetrate through this polycrystalline Si film and react with the gate insulating film, resulting in a reduction in the withstand voltage of the gate insulating film. Therefore, the thickness of this polycrystalline Si film must be approximately 1,000 or more, and it is therefore difficult to make the gate electrode thin. As a result, in a highly integrated semiconductor device, the step difference caused by the gate electrode becomes large, which poses a problem in that it interferes with the formation of wiring and the like.
従って本発明の目的は、ゲート電極を薄くすることがで
きる半導体装置を提供することにある。Therefore, an object of the present invention is to provide a semiconductor device in which the gate electrode can be made thin.
［課題を解決するための手段］
上述のように高融点金属シリサイド膜中の金属原子とゲ
ート絶縁膜との反応が生じる原因は、高融点金属シリサ
イド膜中の金属原子がこの多結晶Ｓｉ膜中の結晶粒界を
通って移動しやすいことにあると考えられる。従って、
上述の問題を解決するためには、この多結晶５ｉｌｌｌ
中の結晶粒界を通っての金属原子の移動を阻止すること
が有効である。[Means for solving the problem] As mentioned above, the cause of the reaction between the metal atoms in the high melting point metal silicide film and the gate insulating film is that the metal atoms in the high melting point metal silicide film react with the polycrystalline Si film. This is thought to be due to the fact that it is easy to move through the grain boundaries. Therefore,
In order to solve the above problem, this polycrystalline 5ill
It is effective to prevent the migration of metal atoms through the grain boundaries within.
本発明は以上の検討に基づいて案出されたものである。The present invention has been devised based on the above considerations.
すなわち、本発明は、シリコン膜（４）と、このシリコ
ン膜（４）上に積層された高融点金属シリコン化合物膜
（５）とから成るゲート電極（Ｇ）を有する半導体装置
において、シリコン膜゛（４）が少なくとも酸素原子を
含有する半導体装置である。That is, the present invention provides a semiconductor device having a gate electrode (G) consisting of a silicon film (4) and a high melting point metal silicon compound film (5) laminated on the silicon film (4). (4) is a semiconductor device containing at least oxygen atoms.
上記した手段によれば、酸素原子を含有するシリコン膜
はアモルファスに近い構造を有するので、高融点金属シ
リコン化合物腰中の金属原子がこのシリコン膜を突き抜
けるのを防止することができる。このため、シリコン膜
を薄（することができるので、ゲート電極を薄くするこ
とができる。According to the above means, since the silicon film containing oxygen atoms has a nearly amorphous structure, it is possible to prevent the metal atoms in the high melting point metal silicon compound from penetrating the silicon film. Therefore, since the silicon film can be made thinner, the gate electrode can be made thinner.
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は本発明をＭＯ３ＬＳＩに通用した
実施例である。An embodiment of the present invention will be described below with reference to the drawings. This example is an example in which the present invention was applied to MO3LSI.
第１図に示すように、本実施例によるＭＯ３ＬＳＩにお
いては、例えばＰ型Ｓｉ基板のような半導体基板１の表
面に例えばＳｉＯ□膜のようなフィールド絶縁膜２が選
択的に形成され、これによって素子間分離が行われてい
る。このフィールド絶縁Ｉｆ！２で囲まれた活性領域の
表面には例えば５ｌＯｚ膜のようなゲート絶縁膜３が形
成されている。なお、このゲート絶縁膜３は例えばＳｌ
Ｏ□膜と５ｉｓＮ４膜との二層構造の膜により構成する
ことも可能である。このゲート絶縁膜３の上にはゲート
電極Ｇが形成されている。このゲート電極Ｇは、例えば
酸素（○）原子及びリン（Ｐ）原子を含有する多結晶Ｓ
ｉ膜４と、この上に積層された例えばＷＳｔ、膜やＭｏ
５ｉｚ Ｍ！のような高融点金属シリサイド膜５とから
成る。なお、上記Ｐ原子は、多結晶Ｓｉ膜４の抵抗を下
げるための不純物である。さらに、この高融点金属シリ
サイド膜５の上には例えばＳｔＯ！膜のような絶縁膜６
が形成されている。また、符号７は例えばＳｉｎｇから
成る側壁を示す。As shown in FIG. 1, in the MO3LSI according to this embodiment, a field insulating film 2, such as a SiO□ film, is selectively formed on the surface of a semiconductor substrate 1, such as a P-type Si substrate. Isolation between elements is performed. This field insulation If! On the surface of the active region surrounded by 2, a gate insulating film 3 such as a 51Oz film is formed. Note that this gate insulating film 3 is made of, for example, Sl.
It is also possible to construct the film with a two-layer structure of an O□ film and a 5isN4 film. A gate electrode G is formed on this gate insulating film 3. This gate electrode G is made of polycrystalline S containing, for example, oxygen (○) atoms and phosphorus (P) atoms.
i film 4 and a film laminated thereon such as WSt, film or Mo.
5iz M! It consists of a high melting point metal silicide film 5 such as. Note that the above P atoms are impurities for lowering the resistance of the polycrystalline Si film 4. Further, on this high melting point metal silicide film 5, for example, StO! film-like insulating film 6
is formed. Further, the reference numeral 7 indicates a side wall made of, for example, Sing.
一方、上記半導体基板１中には、上記ゲート電極Ｇに対
して自己整合的に例えばｎ゛型のソース領域８及びドレ
イン領域９が形成されている。これらのゲート電極Ｇ、
ソース領域８及びドレイン領域９によりｎチャネルＭＯ
３ＦＥＴが構成される。これらのソース領域８及びドレ
イン領域９は、上記側壁７の下方に例えばｎ−型の低不
純物濃度部８ａ、９ａを有する。従って、上記ｎチャネ
ルＭＯ３ＦＥＴは上記低不純物濃度部９ａによりドレイ
ン領域９の近傍の電界を緩和する、いわゆるＬ Ｄ Ｄ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を
有する。なお、このｎチャネルＭＯ３ＦＥＴは必ずしも
このようにＬＤＤ構造とする必要はない。 ・上述の
０原子及びＰ原子を含有する多結晶Ｓｉ膜４は次のよう
にして形成することができる。すなわち、例えば特公昭
５３−２５５２号公報に記載されているように、例えば
低圧ＣＶＤ炉内に半導体基板１を入れ、ＳｉＨ４とＮ、
０とＰＨｓとの混合ガスを導入する。この際、半導体基
板１は例えば６５０°Ｃ程度に加熱してお（、低圧ＣＶ
Ｄ炉内に導入された上記５ｉｔ（ａの熱分解により多結
晶Ｓｔ膜が形成され、これと同時に上記Ｎ、Ｏ及びＰＨ
１の分解によりこの多結晶Ｓｉ膜中にＯ原子及びＰ原子
がドーピングされる。これによって、０原子及びＰ原子
を含有する多結晶５ｉｌｌが形成される。このＯ原子及
びＰ原子を含有する多結晶５ｉＷ４は、その成長過程で
結晶粒の成長が抑制されるため、その結晶粒径は小さく
、アモルファスに近い構造を有する。なお、上記Ｎ！ｏ
の代わりに例えばＮ０８やＮＯを用いることも可能であ
る。On the other hand, in the semiconductor substrate 1, for example, an n-type source region 8 and drain region 9 are formed in self-alignment with the gate electrode G. These gate electrodes G,
Source region 8 and drain region 9 allow n-channel MO
A 3FET is configured. These source region 8 and drain region 9 have, for example, n-type low impurity concentration portions 8a and 9a below the sidewall 7. Therefore, the n-channel MO3FET has a so-called LDD mode in which the electric field near the drain region 9 is relaxed by the low impurity concentration portion 9a.
(Lightly Doped Drain) structure. Note that this n-channel MO3FET does not necessarily have to have an LDD structure like this. - The above-mentioned polycrystalline Si film 4 containing 0 atoms and P atoms can be formed as follows. That is, as described in Japanese Patent Publication No. 53-2552, for example, a semiconductor substrate 1 is placed in a low-pressure CVD furnace, and SiH4 and N,
A mixed gas of 0 and PHs is introduced. At this time, the semiconductor substrate 1 is heated to, for example, about 650°C (low-pressure CV
A polycrystalline St film is formed by thermal decomposition of the 5it(a) introduced into the D furnace, and at the same time the N, O and PH
Due to the decomposition of 1, O atoms and P atoms are doped into this polycrystalline Si film. This forms a polycrystalline 5ill containing 0 atoms and P atoms. This polycrystalline 5iW4 containing O atoms and P atoms has a small crystal grain size and a nearly amorphous structure because the growth of crystal grains is suppressed during its growth process. In addition, the above N! o
For example, it is also possible to use N08 or NO instead of.
本実施例によれば、上述のようにアモルファスに近い構
造を有する、０原子及びＰ原子を含有する多結晶Ｓｔ膜
４と高融点金属シリサイド膜５とによりゲート電極Ｇが
構成されているので、高融点金属シリサイド膜５中の金
属原子がこの多結晶Ｓｉ膜４を突き抜けるのを効果的に
防止することができる。このため、この金属原子とゲー
ト絶縁膜３との反応によりこのゲート絶縁膜３の耐圧が
低下する問題を解消することができるので、上記多結晶
ＳＩＩ！４を１０００人程度以下に薄くすることができ
る。これによって、ゲート電極Ｇを従来に比べて薄（す
ることができる、この結果、高集積のＭＯ３ＬＳＩにお
いても、このゲート電極Ｇによる段差は小さくなり、従
って配線の断線等を防止することができる。According to this embodiment, the gate electrode G is constituted by the polycrystalline St film 4 containing 0 atoms and P atoms and the high melting point metal silicide film 5, which has a nearly amorphous structure as described above. Metal atoms in the high melting point metal silicide film 5 can be effectively prevented from penetrating this polycrystalline Si film 4. Therefore, it is possible to solve the problem that the breakdown voltage of the gate insulating film 3 decreases due to the reaction between the metal atoms and the gate insulating film 3, so that the polycrystalline SII! 4 can be reduced to about 1000 people or less. As a result, the gate electrode G can be made thinner than in the past.As a result, even in a highly integrated MO3LSI, the level difference caused by the gate electrode G becomes small, and it is therefore possible to prevent wiring breakage, etc.
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.
例えば、上述の０原子及びＰ原子を含有する多結晶Ｓｉ
膜４の代わりに、０原子及びＰ原子に加えてさらに例え
ば窒素（０）原子を含有する多結晶Ｓｉ膜を用いること
も可能である。また、上述の実施例においては、本発明
をＭＯ３ＬＳＩに適用した場合について説明したが、本
発明は、例えばバイポーラ−ＣＭＯ３ＬＳＩに適用する
ことも可能である。For example, polycrystalline Si containing the above-mentioned 0 atoms and P atoms
Instead of the film 4, it is also possible to use a polycrystalline Si film containing, for example, nitrogen (0) atoms in addition to 0 atoms and P atoms. Further, in the above-described embodiments, the case where the present invention is applied to MO3LSI has been described, but the present invention can also be applied to, for example, bipolar-CMO3LSI.
以上説明したように、本発明によれば、シリコン膜が酸
素原子を含有しているので、このシリコン膜はアモルフ
ァスに近い構造を有し、従って高融点金属シリコン化合
物膜中の金属原子がこのシリコン膜を突き抜けるのを防
止することができる。As explained above, according to the present invention, since the silicon film contains oxygen atoms, this silicon film has a structure close to amorphous, and therefore, the metal atoms in the high melting point metal silicon compound film are Penetration through the membrane can be prevented.
このため、このシリコン膜を薄くすることができるので
、この分だけゲート電極を薄くすることができる。Therefore, since this silicon film can be made thinner, the gate electrode can be made thinner by this amount.
第１図は本発明の一実施例によるＭＯ３ＬＳＩを示す断
面図である。
図面における主要な符号の説明
に半導体基板、 ２：フィールド絶縁膜、３：ゲート絶
縁膜、 Ｇ：ゲート電極、 ４：０原子及びＰ原子を含
有する多結晶Ｓｔ膜、 ５：高融点金属シリサイド膜、
８：ソース領域、９ニドレイン領域。
代理人 弁理士 杉 浦 正 知FIG. 1 is a sectional view showing an MO3LSI according to an embodiment of the present invention. Explanation of main symbols in the drawings: semiconductor substrate, 2: field insulating film, 3: gate insulating film, G: gate electrode, 4: polycrystalline St film containing 0 atoms and P atoms, 5: high melting point metal silicide film ,
8: Source region, 9 Nidrain region. Agent Patent Attorney Masatoshi Sugiura
Claims (1)
金属シリコン化合物膜とから成るゲート電極を有する半
導体装置において、 上記シリコン膜が少なくとも酸素原子を含有することを
特徴とする半導体装置。[Claims] A semiconductor device having a gate electrode consisting of a silicon film and a high melting point metal silicon compound film laminated on the silicon film, characterized in that the silicon film contains at least oxygen atoms. Semiconductor equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9005388A JPH01261867A (en) | 1988-04-12 | 1988-04-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9005388A JPH01261867A (en) | 1988-04-12 | 1988-04-12 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261867A true JPH01261867A (en) | 1989-10-18 |
Family
ID=13987850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9005388A Pending JPH01261867A (en) | 1988-04-12 | 1988-04-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261867A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208642A (en) * | 1999-01-12 | 2000-07-28 | Hyundai Electronics Ind Co Ltd | Manufacture of dual gate mos transistor |
-
1988
- 1988-04-12 JP JP9005388A patent/JPH01261867A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208642A (en) * | 1999-01-12 | 2000-07-28 | Hyundai Electronics Ind Co Ltd | Manufacture of dual gate mos transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373114B1 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| US6458641B2 (en) | Method for fabricating MOS transistors | |
| KR960000177B1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| US20010046766A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPH0794731A (en) | Semiconductor device and its manufacturing method | |
| JP2633584B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08213610A (en) | Field effect transistor and its manufacturing method | |
| JP2001320045A (en) | Manufacturing method for mis type semiconductor device | |
| JP2740722B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11307765A (en) | Semiconductor device and its manufacture | |
| JPH01261867A (en) | Semiconductor device | |
| JPS61224459A (en) | Semiconductor device and manufacture thereof | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JPH02155273A (en) | Mos field-effect transistor | |
| US20070131985A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0376272A (en) | Insulated gate type field effect transistor | |
| US6137177A (en) | CMOS semiconductor device | |
| JPH07221097A (en) | Semiconductor device and its manufacture | |
| US6348413B1 (en) | High pressure N2 RTA process for TiS2 formation | |
| JP2003229567A (en) | Gate electrode and manufacturing method therefor | |
| JPH0346980B2 (en) | ||
| JPH11238871A (en) | Semiconductor device | |
| JPH027517A (en) | Manufacture of semiconductor device | |
| JPH0611074B2 (en) | Method for manufacturing semiconductor device | |
| JPH08330441A (en) | Manufacture of mos transistor |