JPH07221097A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH07221097A JPH07221097A JP2472294A JP2472294A JPH07221097A JP H07221097 A JPH07221097 A JP H07221097A JP 2472294 A JP2472294 A JP 2472294A JP 2472294 A JP2472294 A JP 2472294A JP H07221097 A JPH07221097 A JP H07221097A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- refractory metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000003870 refractory metal Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- -1 oxygen ions Chemical class 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ポリシリコン膜と高融
点金属シリサイド膜によって構成されるポリサイド膜を
電極材料あるいは配線材料として用いている半導体装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a polycide film composed of a polysilicon film and a refractory metal silicide film as an electrode material or a wiring material.
【０００２】[0002]
【従来の技術】半導体装置が微細化するにつれ電極ある
いは配線の低抵抗化の要求はますます強くなってきてお
り、この要求に応えるものとして、ポリシリコン膜とチ
タンシリサイド膜等の高融点金属シリサイド膜によって
構成されるポリサイド膜が実用化されている。2. Description of the Related Art As semiconductor devices become finer, there is an increasing demand for lower resistance of electrodes or wirings. In order to meet this demand, high melting point metal silicide such as polysilicon film and titanium silicide film is required. A polycide film composed of a film has been put into practical use.
【０００３】図４は従来のポリサイド構造を示す断面図
である。同図に示すように、シリコン基板１上にゲート
酸化膜２、ポリシリコン膜６、チタンシリサイド膜４が
形成されている。このようなポリサイド構造において
は、高温の熱処理が施されるとチタンシリサイド膜４中
のチタン原子がポリシリコン膜６のグレインバウンダリ
に沿って拡散してゲート酸化膜２中に到達し、ゲート酸
化膜の耐圧を劣化させる。FIG. 4 is a sectional view showing a conventional polycide structure. As shown in the figure, a gate oxide film 2, a polysilicon film 6, and a titanium silicide film 4 are formed on a silicon substrate 1. In such a polycide structure, when high temperature heat treatment is performed, titanium atoms in the titanium silicide film 4 diffuse along the grain boundaries of the polysilicon film 6 and reach the gate oxide film 2, and Withstand voltage.
【０００４】この問題点を解決するものとして特開平３
−１７７０２７号公報において、図５に示すシリサイド
膜構造が提案されている。これは、ポリシリコン膜６中
にＳｉＯX 膜５を形成するものであり、これによりチタ
ン原子の拡散を阻止してゲート酸化膜の劣化を防止しよ
うとするものである。また、特開平４−１０５３２４号
公報には、アモルファスシリコン膜上にシリサイド膜を
形成して、シリサイド膜を低抵抗化するための熱処理温
度を下げる方法が提案されている。As a means for solving this problem, Japanese Patent Laid-Open No. Hei 3
No. 177027 discloses a silicide film structure shown in FIG. This is to form the SiO x film 5 in the polysilicon film 6, and thereby to prevent the diffusion of titanium atoms and prevent the deterioration of the gate oxide film. Further, Japanese Patent Application Laid-Open No. 4-105324 proposes a method of forming a silicide film on an amorphous silicon film to lower the heat treatment temperature for reducing the resistance of the silicide film.
【０００５】[0005]
【発明が解決しようとする課題】図４に示した従来例に
おいては前述したように、シリサイド膜中の高融点金属
が拡散してゲート酸化膜の耐圧を劣化させる。図５に示
した従来例では、ＳｉＯX 膜５によって高融点金属の拡
散が防止されるためゲート酸化膜の耐圧劣化を抑制する
ことができる。しかし、この構造では広い領域にわたっ
てＳｉＯX 膜５が形成されているため、ポリシリコン膜
の全体としての抵抗が高くなっている。また、アモルフ
ァスシリコン上にシリサイド膜を形成してシリサイド膜
の低抵抗化温度を下げた場合には、この熱処理に伴う高
融点金属の拡散を抑制することができる。しかし、この
手段を採用した場合にもソース・ドレイン拡散層の活性
化等、それ以外の熱処理時には高融点金属の拡散は抑制
されないからゲート酸化膜の耐圧劣化が問題となる。In the conventional example shown in FIG. 4, as described above, the refractory metal in the silicide film diffuses to deteriorate the breakdown voltage of the gate oxide film. In the conventional example shown in FIG. 5, the SiO x film 5 prevents the refractory metal from diffusing, so that the breakdown voltage of the gate oxide film can be prevented from deteriorating. However, in this structure, since the SiO x film 5 is formed over a wide area, the resistance of the entire polysilicon film is high. Further, when the silicide film is formed on the amorphous silicon and the resistance lowering temperature of the silicide film is lowered, the diffusion of the refractory metal due to this heat treatment can be suppressed. However, even when this means is adopted, the diffusion of the refractory metal is not suppressed during the other heat treatments such as activation of the source / drain diffusion layers, so that the breakdown voltage of the gate oxide film becomes a problem.
【０００６】本発明は、叙上の点に鑑みてなされたもの
であり、その目的とするところは、ポリシリコン膜の抵
抗増加を最小限に抑えつつ、高融点金属の拡散を防止し
てゲート絶縁膜の耐圧劣化を抑制しうるようにして、信
頼性が高くかつ高品質の半導体装置を提供しうるように
することである。The present invention has been made in view of the above points, and an object of the present invention is to prevent the diffusion of a refractory metal while minimizing the increase in resistance of the polysilicon film. Another object of the present invention is to provide a highly reliable and high-quality semiconductor device by suppressing deterioration of breakdown voltage of an insulating film.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、グレインバウンダリにＳｉＯX あ
るいはＳｉＮX が局在しているポリシリコン膜と該ポリ
シリコン膜に接する導電体膜とによって構成される積層
導電膜を有することを特徴とする半導体装置が提供され
る。In order to achieve the above object, according to the present invention, a polysilicon film in which SiO x or SiN x is localized in a grain boundary and a conductive film in contact with the polysilicon film are provided. There is provided a semiconductor device having a laminated conductive film formed by.
【０００８】また、本発明によれば、酸素または窒素を
含有するアモルファスシリコン膜を形成する工程と、前
記アモルファスシリコン膜上に高融点金属膜または高融
点金属シリサイド膜を形成する工程と、熱処理を行って
前記アモルファスシリコン膜を多結晶化させる工程と、
を有することを特徴とする半導体装置の製造方法が提供
される。Further, according to the present invention, a step of forming an amorphous silicon film containing oxygen or nitrogen, a step of forming a refractory metal film or a refractory metal silicide film on the amorphous silicon film, and a heat treatment are performed. Performing a step of polycrystallizing the amorphous silicon film,
A method for manufacturing a semiconductor device is provided.
【０００９】[0009]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｃ）は、本発明の第１の実
施例を説明するための製造工程順断面図である。まず、
図１（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に化学気相成長法によりアモルファスシリコン膜３
を約１０００Åの膜厚に、マグネトロンスパッタリング
法によりチタンシリサイド膜４を約１０００Åの膜厚に
形成する。Embodiments of the present invention will now be described with reference to the drawings. 1A to 1C are cross-sectional views in order of manufacturing steps for explaining the first embodiment of the present invention. First,
As shown in FIG. 1A, a gate oxide film 2 is formed on a silicon substrate 1 by a thermal oxidation method to a thickness of about 100 Å, and an amorphous silicon film 3 is formed thereon by a chemical vapor deposition method.
To a thickness of about 1000Å, and the titanium silicide film 4 is formed to a thickness of about 1000Å by magnetron sputtering.
【００１０】次に、図１（ｂ）に示すように、酸素イオ
ンを５０〜１００ｋｅＶで１０16〜１０17／ｃｍ2 程度
注入し、アモルファスシリコン膜３中にＳｉＯX 膜５を
形成する。続いて、７００℃〜８００℃程度の熱処理を
行うことにより、図１（ｃ）に示すように、アモルファ
スシリコン膜３をポリシリコン膜６に変化させると同時
に、ＳｉＯX をポリシリコン膜６のグレインバウンダリ
に偏析させる（図中、ＳｉＯX が偏析したグレインバウ
ンダリが７として示されている）。Next, as shown in FIG. 1B, oxygen ions are implanted at about 10 16 to 10 17 / cm 2 at 50 to 100 keV to form a SiO x film 5 in the amorphous silicon film 3. Subsequently, by performing heat treatment at about 700 ° C. to 800 ° C., as shown in FIG. 1 (c), the amorphous silicon film 3 simultaneously with the change in the polysilicon film 6, the SiO X polysilicon film 6 grains Segregate to the boundary (in the figure, the grain boundary where the SiO x is segregated is shown as 7).
【００１１】このような構造においては、チタンシリサ
イド膜４中のチタン原子の拡散が、ＳｉＯX が偏析した
グレインバウンダリ７によって抑えられ、ゲート酸化膜
２に到達するのを防ぐためにゲート酸化膜の耐圧劣化を
抑えることができる。また、ＳｉＯX をグレインバウン
ダリに局在させたことによりＳｉＯX を含むことによる
ポリシリコン膜６の抵抗増加を最小限に抑えることがで
き、ポリサイド構造による低抵抗化を効果的に実現する
ことが可能となっている。また、ＳｉＯX を全面に設け
る場合に比べ酸素イオン注入量が少なくて済む。あるい
は同量の酸素イオンを導入した場合、拡散経路にＳｉＯ
X を局在させたことにより、より高いチタン原子阻止能
力を得ることができる。In such a structure, the diffusion of titanium atoms in the titanium silicide film 4 is suppressed by the grain boundary 7 in which SiO X is segregated, and the breakdown voltage of the gate oxide film is prevented in order to prevent it from reaching the gate oxide film 2. Deterioration can be suppressed. Further, by localizing SiO X in the grain boundary, it is possible to minimize the increase in resistance of the polysilicon film 6 due to the inclusion of SiO X, and it is possible to effectively realize the low resistance due to the polycide structure. It is possible. Further, the amount of oxygen ion implantation is smaller than that in the case where SiO X is provided on the entire surface. Alternatively, when the same amount of oxygen ions is introduced, SiO is introduced into the diffusion path.
By localizing X , higher titanium atom blocking ability can be obtained.
【００１２】本実施例においては酸素イオンを注入する
場合について述べたが窒化イオンを注入しても同様の効
果が得られる。この場合、ＳｉＮX が形成されこれが多
結晶シリコン形成時にグレインバウンダリに偏析する。
また、ポリサイド構造の上層導電体膜としては、チタン
シリサイド膜だけでなくタングステンシリサイド膜、コ
バルトシリサイド膜、モリブデンシリサイド膜等の他の
シリサイド膜を用いてもよい。In this embodiment, the case of implanting oxygen ions has been described, but the same effect can be obtained by implanting nitride ions. In this case, SiN x is formed and segregated at the grain boundary during the formation of polycrystalline silicon.
Further, as the upper conductor film of the polycide structure, not only the titanium silicide film but also another silicide film such as a tungsten silicide film, a cobalt silicide film, a molybdenum silicide film may be used.
【００１３】図２（ａ）〜（ｃ）は、本発明の第２の実
施例を説明するための製造工程順断面図である。まず、
図２（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に、ＳｉＨ4 にＮ2 Ｏを添加した反応ガスを用いた
化学気相成長法によりＳｉＯX 含有アモルファスシリコ
ン膜８を約１０００Åの膜厚に形成する。2A to 2C are sectional views in order of manufacturing steps for explaining the second embodiment of the present invention. First,
As shown in FIG. 2 (a), a gate oxide film 2 is formed on the silicon substrate 1 by a thermal oxidation method to a film thickness of about 100 Å, and a reaction gas of SiH 4 and N 2 O added thereto is used. The SiO x -containing amorphous silicon film 8 is formed to a thickness of about 1000 Å by the chemical vapor deposition method.
【００１４】続いて、７００℃〜８００℃程度の熱処理
を行うことにより、図２（ｂ）に示すように、ＳｉＯX
含有アモルファスシリコン膜８をポリシリコン膜６に変
化させると同時に、ＳｉＯX をポリシリコン膜６のグレ
インバウンダリに偏析させる（ＳｉＯX が偏析したグレ
インバウンダリ７が形成される）。Then, a heat treatment at about 700 ° C. to 800 ° C. is performed, so that SiO x is formed as shown in FIG. 2 (b).
Simultaneously changing the content amorphous silicon film 8 into the polysilicon film 6, to segregate the SiO X in the grain boundary of the polysilicon film 6 (grain boundary 7 SiO X is segregated is formed).
【００１５】次に、図２（ｃ）に示すように、マグネト
ロンスパッタリング法によりタングステンシリサイド膜
９を約１０００Åの膜厚に形成する。このように形成さ
れたポリサイド構造においては、タングステンシリサイ
ド膜９中のタングステン原子の拡散がグレインバウンダ
リに偏析したＳｉＯX により防止されるため、タングス
テン原子のゲート酸化膜２への到達が阻止されその耐圧
低下が防止される。この実施例においては、ポリサイド
構造の上層導電体膜としてタングステンシリサイド膜を
用いていたが、これに代え、チタンシリサイド膜、コバ
ルトシリサイド膜、モリブデンシリサイド膜等の他の高
融点金属シリサイド膜を用いてもよい。Next, as shown in FIG. 2C, a tungsten silicide film 9 is formed to a thickness of about 1000Å by magnetron sputtering. In the polycide structure thus formed, the diffusion of tungsten atoms in the tungsten silicide film 9 is prevented by the SiO x segregated in the grain boundary, so that the tungsten atoms are prevented from reaching the gate oxide film 2 and the breakdown voltage thereof is prevented. The drop is prevented. In this embodiment, the tungsten silicide film is used as the upper conductor film of the polycide structure, but instead of this, another refractory metal silicide film such as a titanium silicide film, a cobalt silicide film or a molybdenum silicide film is used. Good.
【００１６】図３（ａ）〜（ｃ）は、本発明の第３の実
施例を説明するための製造工程順断面図である。まず、
図３（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に化学気相成長法によりアモルファスシリコン膜３
を約１０００Åの膜厚に形成した後、酸素イオンを１０
〜３０ｋｅＶで１０16〜１０17／ｃｍ2 程度注入してア
モルファスシリコン膜３中にＳｉＯX 膜５を形成する。3A to 3C are sectional views in order of manufacturing steps for explaining the third embodiment of the present invention. First,
As shown in FIG. 3A, a gate oxide film 2 is formed on a silicon substrate 1 by a thermal oxidation method to a film thickness of about 100 Å, and an amorphous silicon film 3 is formed thereon by a chemical vapor deposition method.
Was formed to a film thickness of about 1000Å, and then oxygen ions were added to 10
A SiO x film 5 is formed in the amorphous silicon film 3 by implanting about 10 16 to 10 17 / cm 2 at ˜30 keV.
【００１７】次に、図３（ｂ）に示すように、マグネト
ロンスパッタリング法によりチタンシリサイド膜４を約
１０００Åの膜厚に形成する。続いて、７００℃〜８０
０℃程度の熱処理を行うことにより、図３（ｃ）に示す
ように、アモルファスシリコン膜３をポリシリコン膜６
に変化させると同時に、ＳｉＯX をポリシリコン膜６の
グレインバウンダリに偏析させる（ＳｉＯX が偏析した
グレインバウンダリ７が形成される）。Next, as shown in FIG. 3B, a titanium silicide film 4 is formed to a thickness of about 1000Å by magnetron sputtering. Subsequently, 700 ° C to 80
By performing a heat treatment at about 0 ° C., the amorphous silicon film 3 is removed from the polysilicon film 6 as shown in FIG.
At the same time, the SiO x is segregated to the grain boundary of the polysilicon film 6 (the grain boundary 7 in which the SiO x is segregated is formed).
【００１８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、本願
発明の要旨を変更しない範囲内において各種の変更が可
能である。例えば、実施例では、シリサイド膜はスパッ
タ法により形成されていたがポリシリコン膜上に高融点
金属膜を形成し熱処理を行ってポリシリコンと高融点金
属を反応させてシリサイド膜を形成するようにしてもよ
い。この場合、シリサイド膜の形成時に同時にアモルフ
ァスシリコンの多結晶化を行うようにすることができ
る。また、ポリサイド構造のシリサイド膜に代えチタ
ン、タングステン、モリブデン等の高融点金属膜を用い
ることができる。このポリシリコン膜−高融点金属膜積
層体を用いた場合、より低い抵抗の電極、配線を実現す
ることができる。The preferred embodiment has been described above.
The present invention is not limited to these examples, and various modifications can be made without departing from the scope of the present invention. For example, in the embodiment, the silicide film is formed by the sputtering method, but a refractory metal film is formed on the polysilicon film and heat treatment is performed to react the polysilicon and the refractory metal to form the silicide film. May be. In this case, the amorphous silicon can be polycrystallized simultaneously with the formation of the silicide film. Further, a refractory metal film of titanium, tungsten, molybdenum, or the like can be used instead of the polycide structure silicide film. When this polysilicon film-refractory metal film laminate is used, electrodes and wiring having lower resistance can be realized.
【００１９】[0019]
【発明の効果】以上説明したように、本発明による半導
体装置はＳｉＯX またはＳｉＮX をグレインバウンダリ
に局在させたポリシリコン膜をポリサイド膜に用いたも
のであるので、シリサイド膜中の高融点金属のポリシリ
コン膜への拡散が抑制される。したがって、本発明によ
れば、シリサイド膜中の高融点金属のゲート酸化膜への
拡散が防止されゲート酸化膜の耐圧劣化を抑制すること
ができる。また、ＳｉＯX またはＳｉＮX をグレインバ
ウンダリに局在させたことによりＳｉＯX またはＳｉＮ
X による高融点金属拡散抑止能力を最大限に高めること
ができまた絶縁物をポリシリコン膜に含ませたことによ
る抵抗の増大を最小限に抑えることができる。したがっ
て、本発明によれば、半導体装置の高信頼性を確保しつ
つ、電極、配線の低抵抗化を実現することができ、半導
体装置の微細化、高速化に資することができる。As described above, since the semiconductor device according to the present invention uses the polysilicon film in which SiO X or SiN X is localized in the grain boundary as the polycide film, it has a high melting point in the silicide film. Diffusion of metal into the polysilicon film is suppressed. Therefore, according to the present invention, the refractory metal in the silicide film can be prevented from diffusing into the gate oxide film, and the breakdown voltage of the gate oxide film can be prevented from deteriorating. Further, by localizing SiO X or SiN X in the grain boundary, SiO X or SiN
The refractory metal diffusion inhibiting ability of X can be maximized, and the increase in resistance due to inclusion of an insulator in the polysilicon film can be minimized. Therefore, according to the present invention, it is possible to reduce the resistance of the electrodes and wirings while ensuring the high reliability of the semiconductor device, which can contribute to miniaturization and speeding up of the semiconductor device.
【図１】本発明の第１の実施例を説明するための製造工
程順断面図。FIG. 1 is a sectional view in order of manufacturing steps for describing a first embodiment of the present invention.
【図２】本発明の第２の実施例を説明するための製造工
程順断面図。FIG. 2 is a sectional view showing the order of manufacturing steps for explaining the second embodiment of the present invention.
【図３】本発明の第３の実施例を説明するための製造工
程順断面図。FIG. 3 is a cross-sectional view in order of the manufacturing steps for explaining the third embodiment of the present invention.
【図４】第１の従来例の断面図。FIG. 4 is a sectional view of a first conventional example.
【図５】第２の従来例の断面図。FIG. 5 is a sectional view of a second conventional example.
１ シリコン基板 ２ ゲート酸化膜 ３ アモルファスシリコン膜 ４ チタンシリサイド膜 ５ ＳｉＯX 膜 ６ ポリシリコン膜 ７ ＳｉＯX が偏析したグレインバウンダリ ８ ＳｉＯX 含有アモルファスシリコン膜 ９ タングステンシリサイド膜1 Silicon substrate 2 Gate oxide film 3 Amorphous silicon film 4 Titanium silicide film 5 SiO X film 6 Polysilicon film 7 Grain boundary in which SiO X is segregated 8 SiO X- containing amorphous silicon film 9 Tungsten silicide film
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成７年２月２３日[Submission date] February 23, 1995
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項２[Name of item to be corrected] Claim 2
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｇ ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 29/78 7514-4M H01L 29/78 301 G
Claims (10)
ＳｉＮX が局在しているポリシリコン膜と該ポリシリコ
ン膜に接する導電体膜とによって構成される積層導電膜
を有することを特徴とする半導体装置。1. A semiconductor device comprising a laminated conductive film composed of a polysilicon film in which SiO x or SiN x is localized in a grain boundary and a conductor film in contact with the polysilicon film.
であることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the conductor film is a refractory metal silicide film.
いることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the laminated conductive film forms a gate electrode.
シリコン膜を形成する工程と、前記アモルファスシリコ
ン膜上に高融点金属膜または高融点金属シリサイド膜を
形成する工程と、熱処理を行って前記アモルファスシリ
コン膜を多結晶化させる工程と、を有することを特徴と
する半導体装置の製造方法。4. A step of forming an amorphous silicon film containing oxygen or nitrogen, a step of forming a refractory metal film or a refractory metal silicide film on the amorphous silicon film, and a heat treatment to perform the amorphous silicon film. And a step of polycrystallizing the semiconductor.
コン膜を形成する工程と、イオン注入法により前記アモ
ルファスシリコン膜に酸素または窒素を添加する工程
と、前記アモルファスシリコン膜上に高融点金属膜また
は高融点金属シリサイド膜を形成する工程と、熱処理を
行って前記アモルファスシリコン膜を多結晶化させる工
程と、を有することを特徴とする半導体装置の製造方
法。5. A step of forming an amorphous silicon film by a chemical vapor deposition method, a step of adding oxygen or nitrogen to the amorphous silicon film by an ion implantation method, and a refractory metal film or a high melting point metal film on the amorphous silicon film. A method of manufacturing a semiconductor device, comprising: a step of forming a melting point metal silicide film; and a step of performing heat treatment to polycrystallize the amorphous silicon film.
気相成長させて酸素を含むアモルファスシリコン膜を形
成する工程と、前記アモルファスシリコン膜上に高融点
金属膜または高融点金属シリサイド膜を形成する工程
と、熱処理を行って前記アモルファスシリコン膜を多結
晶化させる工程と、を有することを特徴とする半導体装
置の製造方法。6. A step of vapor-depositing silicon with a reaction gas containing N 2 O to form an amorphous silicon film containing oxygen, and forming a refractory metal film or a refractory metal silicide film on the amorphous silicon film. And a step of performing a heat treatment to polycrystallize the amorphous silicon film.
シリコン膜を形成する工程と、熱処理を行って前記アモ
ルファスシリコン膜を多結晶シリコン膜に変換する工程
と、前記多結晶シリコン膜上に高融点金属膜または高融
点金属シリサイド膜を形成する工程と、を有することを
特徴とする半導体装置の製造方法。7. A step of forming an amorphous silicon film containing oxygen or nitrogen, a step of performing a heat treatment to convert the amorphous silicon film into a polycrystalline silicon film, and a refractory metal film on the polycrystalline silicon film. Or a step of forming a refractory metal silicide film, the method of manufacturing a semiconductor device.
コン膜を形成する工程と、イオン注入法により前記アモ
ルファスシリコン膜に酸素または窒素を添加する工程
と、熱処理を行って前記アモルファスシリコン膜を多結
晶シリコン膜に変換する工程と、前記多結晶シリコン膜
上に高融点金属膜または高融点金属シリサイド膜を形成
する工程と、を有することを特徴とする半導体装置の製
造方法。8. A step of forming an amorphous silicon film by a chemical vapor deposition method, a step of adding oxygen or nitrogen to the amorphous silicon film by an ion implantation method, and a heat treatment to make the amorphous silicon film a polycrystalline silicon film. A method of manufacturing a semiconductor device, comprising: a step of converting into a film; and a step of forming a refractory metal film or a refractory metal silicide film on the polycrystalline silicon film.
気相成長させて酸素を含むアモルファスシリコン膜を形
成する工程と、熱処理を行って前記アモルファスシリコ
ン膜を多結晶シリコン膜に変換する工程と、前記多結晶
シリコン膜上に高融点金属膜または高融点金属シリサイ
ド膜を形成する工程と、を有することを特徴とする半導
体装置の製造方法。9. A step of vapor-depositing silicon with a reaction gas containing N 2 O to form an amorphous silicon film containing oxygen, and a step of performing a heat treatment to convert the amorphous silicon film into a polycrystalline silicon film. A step of forming a refractory metal film or a refractory metal silicide film on the polycrystalline silicon film, the method for manufacturing a semiconductor device.
リコン膜を形成する工程と、前記アモルファスシリコン
膜上に高融点金属膜または高融点金属シリサイド膜を形
成する工程と、イオン注入法により前記アモルファスシ
リコン膜に酸素または窒素を添加する工程と、熱処理を
行って前記アモルファスシリコン膜を多結晶化させる工
程と、を有することを特徴とする半導体装置の製造方
法。10. A step of forming an amorphous silicon film by a chemical vapor deposition method, a step of forming a refractory metal film or a refractory metal silicide film on the amorphous silicon film, and the amorphous silicon film by an ion implantation method. A method of manufacturing a semiconductor device, comprising: a step of adding oxygen or nitrogen to the step 1; and a step of performing heat treatment to polycrystallize the amorphous silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024722A JP2746099B2 (en) | 1994-01-27 | 1994-01-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024722A JP2746099B2 (en) | 1994-01-27 | 1994-01-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221097A true JPH07221097A (en) | 1995-08-18 |
| JP2746099B2 JP2746099B2 (en) | 1998-04-28 |
Family
ID=12146059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024722A Expired - Fee Related JP2746099B2 (en) | 1994-01-27 | 1994-01-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746099B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137177A (en) * | 1997-10-31 | 2000-10-24 | Nec Corporation | CMOS semiconductor device |
| KR20010003341A (en) * | 1999-06-22 | 2001-01-15 | 김영환 | Method of forming semiconductor device of polycide Structure |
| US6638803B2 (en) | 2000-01-18 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| KR100465855B1 (en) * | 1997-12-27 | 2005-05-19 | 주식회사 하이닉스반도체 | Gate electrode formation method of semiconductor device |
| KR100476036B1 (en) * | 1998-07-03 | 2005-09-26 | 매그나칩 반도체 유한회사 | Semiconductor device and manufacturing method thereof. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177919A (en) * | 1986-01-21 | 1987-08-04 | モトロ−ラ・インコ−ポレ−テツド | Semiconductor device and method for stabilizing polycrystalline semiconductor layer |
-
1994
- 1994-01-27 JP JP6024722A patent/JP2746099B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177919A (en) * | 1986-01-21 | 1987-08-04 | モトロ−ラ・インコ−ポレ−テツド | Semiconductor device and method for stabilizing polycrystalline semiconductor layer |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137177A (en) * | 1997-10-31 | 2000-10-24 | Nec Corporation | CMOS semiconductor device |
| KR100465855B1 (en) * | 1997-12-27 | 2005-05-19 | 주식회사 하이닉스반도체 | Gate electrode formation method of semiconductor device |
| KR100476036B1 (en) * | 1998-07-03 | 2005-09-26 | 매그나칩 반도체 유한회사 | Semiconductor device and manufacturing method thereof. |
| KR20010003341A (en) * | 1999-06-22 | 2001-01-15 | 김영환 | Method of forming semiconductor device of polycide Structure |
| US6638803B2 (en) | 2000-01-18 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2746099B2 (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562730B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| KR100243286B1 (en) | Method for manufacturing a semiconductor device | |
| US5946598A (en) | Process of fabricating metal gate electrode | |
| US20060261421A1 (en) | Boron incorporated diffusion barrier material | |
| JPH09298169A (en) | Integrated tungsten silicide process | |
| JP3316027B2 (en) | Method for manufacturing insulated gate field effect semiconductor device | |
| JPH07221097A (en) | Semiconductor device and its manufacture | |
| JP4650656B2 (en) | Thin film semiconductor device manufacturing method and display device manufacturing method | |
| US6335297B1 (en) | Method for forming conductive line of semiconductor device | |
| JP2000183349A (en) | Manufacture of silicon fet | |
| JP3061027B2 (en) | Method for manufacturing semiconductor device | |
| JPH02155273A (en) | Mos field-effect transistor | |
| US6599820B1 (en) | Method of producing a semiconductor device | |
| US20020068446A1 (en) | Method of forming self-aligned silicide layer | |
| KR100528446B1 (en) | Fabricating method of bit line contact in semiconductor device | |
| EP0600505B1 (en) | Method of manufacturing a semiconductor device comprising a titanium silicide layer | |
| JPH10125617A (en) | Method of manufacturing semiconductor device | |
| JP2540724B2 (en) | Method for manufacturing semiconductor device | |
| JPS61251170A (en) | Mis type semiconductor device | |
| JPH0637108A (en) | Manufacture of semiconductor device | |
| JP3361310B2 (en) | Method for manufacturing insulated gate field effect semiconductor device | |
| JPH0770725B2 (en) | Method for manufacturing semiconductor device | |
| KR100331279B1 (en) | Method For Forming The Gate Electrode Of Semiconductor Device | |
| JPH04336466A (en) | Fabrication of semiconductor device | |
| JP2786244B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |