JP2740722B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2740722B2
JP2740722B2 JP5153158A JP15315893A JP2740722B2 JP 2740722 B2 JP2740722 B2 JP 2740722B2 JP 5153158 A JP5153158 A JP 5153158A JP 15315893 A JP15315893 A JP 15315893A JP 2740722 B2 JP2740722 B2 JP 2740722B2
Authority
JP
Japan
Prior art keywords
film
silicon
semiconductor device
silicide film
rich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5153158A
Other languages
Japanese (ja)
Other versions
JPH0677478A (en
Inventor
瑞樹 瀬川
義明 加藤
弘明 中岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP5153158A priority Critical patent/JP2740722B2/en
Publication of JPH0677478A publication Critical patent/JPH0677478A/en
Application granted granted Critical
Publication of JP2740722B2 publication Critical patent/JP2740722B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板の上方に電
極,配線等となる高融点金属シリサイド膜を設けた半導
体装置及びその製造方法に係り、特に高融点金属シリサ
イド膜とその上の絶縁膜との密着性の改良対策に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a high melting point metal silicide film serving as an electrode, a wiring, etc. is provided above a semiconductor substrate and a method of manufacturing the same. The present invention relates to a measure for improving adhesion to a film.

【0002】[0002]

【従来の技術】一般的に、半導体素子が高集積化された
大規模LSI等の半導体装置では、ある回路素子から他
の回路素子へ信号を伝達する配線の電気抵抗が半導体装
置の速度を決定する大きな要因となっている。そこで、
トランジスタの電極でありかつ素子間を直接配線として
連結する配線材料としては、電気抵抗が低いことがまず
要求される。かかる電気抵抗の低い配線材料として高融
点金属シリサイドがあり、この高融点金属シリサイド
は、多結晶シリコンに比べて低抵抗で、また、金属配線
を多層化する製造方法よりも低コストで配線層が実現で
きるという利点を有するため、最近では配線材料として
頻繁に用いられている。
2. Description of the Related Art Generally, in a semiconductor device such as a large-scale LSI in which semiconductor elements are highly integrated, the electric resistance of a wiring for transmitting a signal from one circuit element to another circuit element determines the speed of the semiconductor device. Has become a major factor. Therefore,
A wiring material that is an electrode of a transistor and connects elements directly as a wiring is first required to have low electric resistance. As a wiring material having such a low electric resistance, there is a high melting point metal silicide. This high melting point metal silicide has a lower resistance than polycrystalline silicon, and has a wiring layer at a lower cost than a manufacturing method of forming a multilayer metal wiring. Since it has an advantage that it can be realized, it has recently been frequently used as a wiring material.

【0003】この高融点金属シリサイドに属する物質に
は、モリブデンシリサイド(MoSix )、チタンシリ
サイド(TiSix )、タングステンシリサイド(WS
ix)等があり、それぞれ多結晶シリコンよりも低抵抗
で、容易に膜を形成することもできる。ただし、これら
の材料は酸化されやすく、また、タングステン(W)等
の高融点金属成分が酸化膜中に拡散して反応し、半導体
素子の特性を劣化させたり膜の剥離を起こす等の問題か
ら、直接ゲート絶縁膜等に接触させずに、絶縁膜との間
に多結晶シリコン膜を介在させた積層構造とすることが
多い。
[0003] Materials belonging to the refractory metal silicide include molybdenum silicide (MoSix), titanium silicide (TiSix), and tungsten silicide (WS).
ix), etc., each of which has a lower resistance than polycrystalline silicon and can easily form a film. However, these materials are liable to be oxidized, and a high melting point metal component such as tungsten (W) diffuses into the oxide film and reacts, thereby deteriorating the characteristics of the semiconductor element and causing peeling of the film. In many cases, a polycrystalline silicon film is interposed between the gate insulating film and the insulating film without directly contacting the gate insulating film or the like.

【0004】図16に、第1の従来例として、MOS型
半導体装置に高融点金属シリサイド膜を適用した半導体
装置Aの断面図を示す。シリコン基板本体1上に二酸化
シリコン(SiO2 )からなるゲート絶縁膜2(厚さ5
nm〜16nm)をシリコンの酸化により形成し、さら
に多結晶シリコン膜3(厚さ50〜200nm)を形成
して、例えば砒素などのゲート不純物をイオン注入によ
り注入エネルギー40keV、注入ドーズ量4〜8×1
15cm-3なる条件で導入し、つづいて、タングステン
シリサイド膜4(WSix )(厚さ50〜200nm)
を積層する。タングステンシリサイド膜4を堆積した
後、化学気相成長法(CVD法)により二酸化シリコン
(SiO2 )からなるシリコン酸化膜5(厚さ50〜2
00nm)を形成する。さらに、パターニングを行っ
て、多結晶シリコン膜3とタングステンシリサイド膜4
とシリコン酸化膜5とを順次エッチングすることにより
ゲート電極を形成する。さらに、以後の工程で、不純物
の活性化,高融点金属シリサイド膜4の結晶化および層
間膜の平坦化を目的として、850℃〜950℃の温度
下で熱処理が加えられる。
FIG. 16 is a sectional view of a semiconductor device A as a first conventional example in which a refractory metal silicide film is applied to a MOS type semiconductor device. A gate insulating film 2 (thickness 5) made of silicon dioxide (SiO2) is formed on a silicon substrate body 1.
nm to 16 nm) by oxidizing silicon, further forming a polycrystalline silicon film 3 (thickness: 50 to 200 nm), and implanting a gate impurity such as arsenic by ion implantation at an implantation energy of 40 keV and an implantation dose of 4 to 8 nm. × 1
Introduced under the condition of 0 15 cm -3 , and then tungsten silicide film 4 (WSix) (thickness 50 to 200 nm)
Are laminated. After the tungsten silicide film 4 is deposited, a silicon oxide film 5 (thickness: 50 to 2) made of silicon dioxide (SiO2) is formed by chemical vapor deposition (CVD).
00 nm). Further, patterning is performed to form a polycrystalline silicon film 3 and a tungsten silicide film 4.
And the silicon oxide film 5 are sequentially etched to form a gate electrode. Further, in the subsequent steps, a heat treatment is performed at a temperature of 850 ° C. to 950 ° C. for the purpose of activating the impurities, crystallizing the refractory metal silicide film 4 and flattening the interlayer film.

【0005】ここで、図16で、ゲート絶縁膜2とタン
グステンシリサイド膜4とが直接接していると、タング
ステンが二酸化シリコンと反応を起こし、ゲート−ソー
ス間やゲート−ドレイン間のリーク電流の原因となった
り、またゲート絶縁膜の信頼性を劣化させたりする。そ
こで、タングステンシリサイド膜4とゲート絶縁膜2と
の間に、不純物を導入した多結晶シリコン膜3を介在さ
せて、この多結晶シリコン膜3とタングステンシリサイ
ド膜4との積層膜でゲート電極を構成するようにしてい
る。
In FIG. 16, when the gate insulating film 2 and the tungsten silicide film 4 are in direct contact with each other, tungsten reacts with silicon dioxide, causing a leak current between the gate and the source or between the gate and the drain. Or the reliability of the gate insulating film is deteriorated. Therefore, a polycrystalline silicon film 3 into which an impurity is introduced is interposed between the tungsten silicide film 4 and the gate insulating film 2, and a gate electrode is formed by a laminated film of the polycrystalline silicon film 3 and the tungsten silicide film 4. I am trying to do it.

【0006】また、タングステンシリサイド膜4を堆積
した後、その上にシリコン酸化膜5を形成するのは、以
後の熱処理工程においてタングステンシリサイド膜4が
急激に酸化されて各配線間やソース−ドレイン間が短絡
したり、他のイオン注入工程時にゲートに不純物が導入
されるのを防ぐためである。
After the tungsten silicide film 4 is deposited, the silicon oxide film 5 is formed thereon because the tungsten silicide film 4 is rapidly oxidized in the subsequent heat treatment step, so that the tungsten silicide film 4 is rapidly oxidized between the wirings and between the source and the drain. This is to prevent short-circuiting of the gate electrode and introduction of impurities into the gate during another ion implantation step.

【0007】なお、例えば特開昭63−76479号公
報に開示されるごとく、タングステンシリサイド膜4の
上にアモルファスシリコン膜又は多結晶シリコン膜を堆
積することにより、高融点金属シリサイド膜の酸化を防
止しようとするものもあるが、そうすると、シリサイド
膜の上に多結晶シリコン膜が残る構造となるために、多
結晶シリコン膜に配線とのコンタクトを形成しなければ
ならない。したがって、高融点金属シリサイド膜の低抵
抗という利点が十分発揮できない虞れがある。そこで、
上述のごとく、高融点金属シリサイド膜の上にシリコン
酸化膜を堆積するようにしている。
As disclosed in, for example, JP-A-63-76479, an amorphous silicon film or a polycrystalline silicon film is deposited on a tungsten silicide film 4 to prevent oxidation of the high melting point metal silicide film. Although there is an attempt to do so, a structure in which a polycrystalline silicon film remains on the silicide film has to be formed, so that a contact with a wiring must be formed in the polycrystalline silicon film. Therefore, there is a possibility that the advantage of the low resistance of the refractory metal silicide film cannot be sufficiently exhibited. Therefore,
As described above, the silicon oxide film is deposited on the refractory metal silicide film.

【0008】図17は、シリコン酸化膜5からシリコン
基板本体1までの酸素(O)とn型不純物である砒素
(As)の濃度プロファイルを示す。砒素(As)など
のn形の不純物は、酸化膜との界面に蓄積されやすいと
いう性質があり、ここでは、ゲート絶縁膜2(SiO2
)と多結晶シリコン膜3(polySi)との界面、及び
タングステンシリサイド膜4(WSix )とシリコン酸
化膜5(SiO2 )との界面で砒素(As)の濃度が高
くなっている。
FIG. 17 shows a concentration profile of oxygen (O) and arsenic (As), which is an n-type impurity, from the silicon oxide film 5 to the silicon substrate main body 1. N-type impurities such as arsenic (As) tend to accumulate at the interface with the oxide film. In this case, the gate insulating film 2 (SiO2
) And the polycrystalline silicon film 3 (polySi), and the interface between the tungsten silicide film 4 (WSix) and the silicon oxide film 5 (SiO2) have high concentrations of arsenic (As).

【0009】また、図20は、上記図16と同じ半導体
装置の構成において、n型不純物の代わりにp型不純物
であるボロンのイオンをゲート不純物として導入した場
合におけるボロン(B)及び酸素(O)の濃度のプロフ
ァイルを示す。同図に示されるように、ボロン(B)
は、熱処理後のタングステンシリサイド膜4中や多結晶
シリコン膜3中での分布状態が砒素とは異なっている。
すなわち、ボロン(B)はタングステンシリサイド膜4
(WSix )とシリコン酸化膜5(SiO2 )との間の
界面に蓄積され、特に多結晶シリコン膜3(polySi)
中における濃度が低くなっている。これは、タングステ
ンシリサイド膜4とシリコン酸化膜5との熱収縮率の差
が大きいことから、イオン注入後の熱処理によってタン
グステンシリサイド膜4とシリコン酸化膜5との間の界
面に応力が集中し、界面付近のタングステンシリサイド
膜4の構造が乱れ、この乱れた領域にボロンが凝集しや
すくなるためである。また、タングステンシリサイド膜
4に比べ、多結晶シリコン膜3のボロンの固溶限は小さ
いので、多結晶シリコン膜3内のボロンはタングステン
シリサイド膜4側に吸い出されて拡散して行き、その結
果、多結晶シリコン膜3の内部のボロン(B)の濃度が
低下する。すなわち、ボロンの方が界面への不純物の凝
集作用が砒素よりも大きくなる傾向がある。
FIG. 20 shows boron (B) and oxygen (O) in the same semiconductor device configuration as that of FIG. 16 in the case where boron ions as p-type impurities are introduced as gate impurities instead of n-type impurities. 3) shows the profile of the concentration. As shown in the figure, boron (B)
Is different from arsenic in the distribution state in the tungsten silicide film 4 and the polycrystalline silicon film 3 after the heat treatment.
That is, boron (B) is used as the tungsten silicide film 4.
(WSix) and the silicon oxide film 5 (SiO2) are accumulated at the interface between the silicon oxide film 5 and the polycrystalline silicon film 3 (polySi).
The concentration in the inside is low. Since the difference in thermal shrinkage between the tungsten silicide film 4 and the silicon oxide film 5 is large, stress is concentrated on the interface between the tungsten silicide film 4 and the silicon oxide film 5 by the heat treatment after the ion implantation. This is because the structure of the tungsten silicide film 4 near the interface is disturbed, and boron easily aggregates in the disturbed region. Also, since the solid solubility limit of boron in the polycrystalline silicon film 3 is smaller than that in the tungsten silicide film 4, boron in the polycrystalline silicon film 3 is sucked out to the tungsten silicide film 4 side and diffuses. Then, the concentration of boron (B) in the polycrystalline silicon film 3 decreases. That is, boron tends to have a larger effect of aggregating impurities on the interface than arsenic.

【0010】なお、ここではタングステンシリサイド膜
をゲート電極の一部として使用しているが、モリブデン
シリサイド膜やチタンシリサイド膜を使用している場合
の製造工程も同様である。
Although a tungsten silicide film is used here as a part of the gate electrode, the same applies to a manufacturing process using a molybdenum silicide film or a titanium silicide film.

【0011】また、図18は、第2の従来例を示し、タ
ングステンシリサイド膜4を堆積した後、窒化シリコン
(Si3 N4 )からなるシリコン窒化膜6(厚さ50〜
200nm)を形成してなる半導体装置Aの断面図を示
す。すなわち、上記第1の従来例におけるタングステン
シリサイド膜4上のシリコン酸化膜5の代わりにシリコ
ン窒化膜6を形成したものである。図19は、シリコン
窒化膜6からシリコン基板本体1までの窒素(N)と砒
素(As)の濃度プロファイルを示す。図17と同様
に、ゲート絶縁膜2(SiO2 )と多結晶シリコン膜3
(polySi)との界面、及びタングステンシリサイド膜
4(WSix )とシリコン窒化膜6(Si3 N4 )との
界面で砒素(As)の濃度が高くなっている。したがっ
て、第2の従来例においても、上記第1の従来例と同様
の傾向がある。
FIG. 18 shows a second conventional example. After a tungsten silicide film 4 is deposited, a silicon nitride film 6 of silicon nitride (Si3 N4) (with a thickness of 50 to 50 mm) is formed.
1 shows a cross-sectional view of a semiconductor device A having a thickness of 200 nm. That is, a silicon nitride film 6 is formed instead of the silicon oxide film 5 on the tungsten silicide film 4 in the first conventional example. FIG. 19 shows a concentration profile of nitrogen (N) and arsenic (As) from the silicon nitride film 6 to the silicon substrate main body 1. Similar to FIG. 17, gate insulating film 2 (SiO2) and polycrystalline silicon film 3
The concentration of arsenic (As) is high at the interface with (polySi) and at the interface between tungsten silicide film 4 (WSix) and silicon nitride film 6 (Si3 N4). Therefore, the second conventional example has the same tendency as the first conventional example.

【0012】[0012]

【発明が解決しようとする課題】上述のごとく、高融点
金属シリサイド膜例えばタングステンシリサイド膜4の
上にシリコン酸化膜5を形成するような構造において
は、下記のような原因で膜剥がれが生じ易くなるという
問題がある。
As described above, in a structure in which a silicon oxide film 5 is formed on a refractory metal silicide film, for example, a tungsten silicide film 4, film peeling easily occurs due to the following reasons. Problem.

【0013】(1) 上述の工程でタングステンシリサ
イド膜4中に注入されたゲート不純物が、その後の熱処
理によって、タングステンシリサイド膜4とシリコン酸
化膜5との界面近傍に拡散してきて蓄積する。このゲー
ト不純物の界面への蓄積によって、タングステンシリサ
イド膜4中のタングステンとシリコン酸化膜5の中のシ
リコンとの反応が起こりにくくなるために、両者間の密
着性が悪くなり、膜剥がれが生じやすくなる。したがっ
て、このような膜剥がれを回避するために、ゲート不純
物の注入量を制限しなければならなくなり、その結果、
MOS型半導体装置についてはゲートが空乏化して特性
が劣化するという問題があった。特に、p型不純物をゲ
ートに導入した場合、多結晶シリコン膜3の内部のボロ
ン濃度が低下するので、CMOS型半導体装置について
は、特にゲートの空乏化が大きくなる。
(1) The gate impurity implanted in the tungsten silicide film 4 in the above-described process is diffused and accumulated near the interface between the tungsten silicide film 4 and the silicon oxide film 5 by the subsequent heat treatment. Due to the accumulation of the gate impurities at the interface, the reaction between the tungsten in the tungsten silicide film 4 and the silicon in the silicon oxide film 5 is unlikely to occur, so that the adhesion between the two deteriorates and the film easily peels off. Become. Therefore, in order to avoid such film peeling, the injection amount of the gate impurity must be limited, and as a result,
The MOS type semiconductor device has a problem that the gate is depleted and the characteristics are deteriorated. In particular, when a p-type impurity is introduced into the gate, the boron concentration inside the polycrystalline silicon film 3 is reduced, so that in the case of a CMOS type semiconductor device, gate depletion becomes particularly large.

【0014】(2) タングステンシリサイド膜4とシ
リコン酸化膜5とでは、熱収縮率の差が大きいために、
その後の熱処理によって、タングステンシリサイド膜4
とシリコン酸化膜5との界面に応力が集中し、膜剥がれ
が生じやすくなる。
(2) The difference in thermal shrinkage between the tungsten silicide film 4 and the silicon oxide film 5 is large.
By the subsequent heat treatment, the tungsten silicide film 4
Stress concentrates on the interface between the silicon oxide film 5 and the silicon oxide film 5, and the film is easily peeled off.

【0015】(3) タングステンシリサイド膜4の上
方からゲート不純物のイオンを直接注入すると、このイ
オンの注入によって荒らされたタングステンシリサイド
膜4の表面が露出しているために、後の熱処理や酸化の
工程で異常酸化が生じやすくなる。
(3) When ions of the gate impurity are directly implanted from above the tungsten silicide film 4, the surface of the tungsten silicide film 4 roughened by the implantation of the ions is exposed. Abnormal oxidation is likely to occur in the process.

【0016】なお、これらの問題は、タングステンシリ
サイドの代わりにモリブデンシリサイドおよびチタンシ
リサイドを用いても同様に存在し、また、上述のように
シリコン酸化膜5の代わりにシリコン窒化膜を用いても
同様に存在する。
These problems also exist when molybdenum silicide and titanium silicide are used instead of tungsten silicide, and also when silicon nitride film is used instead of silicon oxide film 5 as described above. Exists.

【0017】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体装置及びその製造方法とし
て、半導体基板の上方に高融点シリサイド膜を設け、こ
の高融点金属シリサイド膜の上にシリコン化合物からな
る絶縁膜を設けるとともに、この絶縁膜の組成を化学量
論的組成よりもシリコンリッチな組成とすることによ
り、高融点金属シリサイドと絶縁膜との密着性を改良す
ることにある。
The present invention has been made in view of the above points, and has as its object to provide a semiconductor device and a method of manufacturing the same, in which a high-melting-point silicide film is provided above a semiconductor substrate; The present invention is to improve the adhesion between the refractory metal silicide and the insulating film by providing an insulating film made of a silicon compound on the substrate and making the composition of the insulating film a composition richer than that of the stoichiometric composition. .

【0018】[0018]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明の講じた手段は、半導体装置とし
て、半導体基板の上方に形成され、タングステン,モリ
ブデン,チタン等の高融点金属とシリコンとの化合物か
らなる高融点金属シリサイド膜と、上記高融点金属シリ
サイド膜の上に形成され、シリコン元素と他の元素との
化合物からなり、シリコン元素の含有率が当該化合物の
化学量論的組成式に基づく含有率よりも高いSiリッチ
型絶縁膜とを設ける構成としたものである。
In order to achieve the above object, a means according to the first aspect of the present invention is provided as a semiconductor device, which is formed above a semiconductor substrate and has a high melting point metal such as tungsten, molybdenum or titanium. A refractory metal silicide film composed of a compound of silicon and a refractory metal silicide film formed on the refractory metal silicide film and composed of a compound of a silicon element and another element, wherein the content of the silicon element is stoichiometric In this configuration, a Si-rich insulating film having a higher content than the content based on the composition formula is provided.

【0019】請求項2の発明の講じた手段は、上記請求
項1の発明において、上記半導体基板の上方に多結晶シ
リコン膜を設け、上記高融点金属シリサイド膜は、上記
多結晶シリコン膜の上に積層されたものとする。そし
て、多結晶シリコン膜及び高融点金属シリサイド膜が一
体的に電極,配線として機能するように構成したもので
ある。
According to a second aspect of the present invention, in the first aspect of the present invention, a polycrystalline silicon film is provided above the semiconductor substrate, and the refractory metal silicide film is formed on the polycrystalline silicon film. Shall be laminated. The polycrystalline silicon film and the refractory metal silicide film are configured to function integrally as electrodes and wiring.

【0020】請求項3の発明の講じた手段は、上記請求
項1又は2の発明において、上記Siリッチ型絶縁膜の
上に、Siリッチ型絶縁膜と同じ化合物からなり、シリ
コン元素の含有率が上記Siリッチ型絶縁膜のシリコン
元素の含有率よりも化学量論的組成式に基づく含有率に
近い保護用絶縁膜を設けたものである。
A third aspect of the present invention is a method according to the first or second aspect, wherein the silicon-rich insulating film is made of the same compound as the Si-rich insulating film on the Si-rich insulating film. Is provided with a protective insulating film closer to the content based on the stoichiometric composition formula than the content of the silicon element in the Si-rich type insulating film.

【0021】請求項4の発明の講じた手段は、上記請求
項1又は2の発明において、上記Siリッチ型絶縁膜の
Si含有率を、上部に向うにつれて化学量論的組成式に
基づく含有率に連続的に近付くように構成したものであ
る。
According to a fourth aspect of the present invention, in the first or second aspect of the present invention, the Si content of the Si-rich type insulating film is determined based on a stoichiometric composition formula as it goes upward. Are arranged so as to be continuously approached.

【0022】請求項5の発明の講じた手段は、上記請求
項1,2,3又は4の発明において、上記Siリッチ型
絶縁膜を、化学量論的組成式がSi O2 で表されるシリ
コン酸化膜にシリコン元素を過剰に含有させる構成とし
たものである。
According to a fifth aspect of the present invention, in the first, second, third or fourth aspect of the present invention, the silicon-rich insulating film is made of silicon having a stoichiometric composition represented by SiO 2. The oxide film contains silicon element excessively.

【0023】請求項6の発明の講じた手段は、上記請求
項1、2,3又は4の発明において、上記Siリッチ型
絶縁膜を、化学量論的組成式がSi3 N4 で表されるシ
リコン窒化膜にシリコン元素を過剰に含有させる構成と
したものである。
A sixth aspect of the present invention is a method according to the first, second, third or fourth aspect of the present invention, wherein the Si-rich insulating film is formed of silicon having a stoichiometric composition represented by Si 3 N 4. The structure is such that the silicon element is excessively contained in the nitride film.

【0024】請求項7の発明の講じた手段は、上記請求
項1,3,4,5又は6の発明において、半導体装置
は、少なくとも一つのCMOSトランジスタを備えたも
のとする。そして、上記半導体基板の上に形成されたゲ
ート絶縁膜と、該ゲート絶縁膜の上に形成された多結晶
シリコン膜とを設ける。さらに、上記高融点金属シリサ
イド膜を、上記多結晶シリコン膜の上に積層し、上記多
結晶シリコン膜及び高融点金属シリサイド膜が上記CM
OSトランジスタのゲート電極として機能するように構
成したものである。
According to a seventh aspect of the present invention, in the above-described first, third, fourth, fifth, or sixth aspect, the semiconductor device includes at least one CMOS transistor. Then, a gate insulating film formed on the semiconductor substrate and a polycrystalline silicon film formed on the gate insulating film are provided. Further, the refractory metal silicide film is laminated on the polycrystalline silicon film, and the polycrystalline silicon film and the refractory metal silicide film
It is configured to function as a gate electrode of an OS transistor.

【0025】請求項8の発明の講じた手段は、半導体装
置の製造方法として、半導体基板の上方に高融点金属シ
リサイド膜を形成した後、上記高融点金属シリサイド膜
の上に、シリコン元素と他の元素との化合物からなり、
シリコン元素の含有率が当該化合物の化学量論的組成式
に基づく含有率よりも高いSiリッチ型絶縁膜を形成す
るようにした方法である。
According to another aspect of the present invention, as a method of manufacturing a semiconductor device, after forming a refractory metal silicide film above a semiconductor substrate, a silicon element and another element are formed on the refractory metal silicide film. Consisting of a compound with the elements of
This is a method for forming a Si-rich insulating film in which the content of a silicon element is higher than the content based on the stoichiometric composition formula of the compound.

【0026】請求項9の発明の講じた手段は、上記請求
項8の方法において、上記Siリッチ型絶縁膜の形成工
程を、化学量論的組成式がSi O2 で表されかつシリコ
ン元素を過剰に含有するSiリッチ型シリコン酸化膜を
形成するように行う。さらに、上記Siリッチ型シリコ
ン酸化膜を形成した後に不純物イオンを高融点金属シリ
サイド膜中に注入する工程と、上記不純物イオンの注入
工程の後にシリコン酸化膜の上部を酸化する工程とを設
けたものである。
According to a ninth aspect of the present invention, in the method of the eighth aspect, the step of forming the Si-rich type insulating film is performed by a method in which the stoichiometric composition formula is represented by SiO 2 and the silicon element is excess. Is performed so as to form a Si-rich type silicon oxide film containing Si. The method further includes a step of implanting impurity ions into the refractory metal silicide film after forming the Si-rich silicon oxide film, and a step of oxidizing an upper portion of the silicon oxide film after the impurity ion implantation step. It is.

【0027】請求項10の発明の講じた手段は、上記請
求項8の方法において、上記Siリッチ型絶縁膜の形成
工程を、化学量論的組成式がSi3 N4 で表されかつシ
リコン元素を過剰に含有するSiリッチ型シリコン窒化
膜を形成するように行う。さらに、上記Siリッチ型シ
リコン窒化膜を形成した後に不純物イオンを高融点金属
シリサイド膜中に注入する工程と、上記不純物イオンの
注入工程の後にシリコン窒化膜の上部を窒化する工程と
を設けた方法である。
According to a tenth aspect of the present invention, in the method of the eighth aspect, the step of forming the Si-rich type insulating film is performed by a method in which the stoichiometric composition formula is represented by Si 3 N 4 and the silicon element is excessively added. Is performed so as to form a Si-rich silicon nitride film contained in the silicon nitride film. Furthermore, a method comprising the steps of: implanting impurity ions into the refractory metal silicide film after forming the Si-rich silicon nitride film; and nitriding the upper portion of the silicon nitride film after the impurity ion implantation process It is.

【0028】請求項11の発明の講じた手段は、半導体
装置の製造方法として、ジクロールシランと六弗化タン
グステンとの混合ガスを熱分解して、半導体基板の上に
タングステンシリサイド膜を形成する工程と、その後、
六弗化タングステンガスの供給を停止する一方、亜酸化
窒素ガスを導入し、ジクロールシランガスと亜酸化窒素
ガスとの混合ガスを熱分解させて、上記タングステンシ
リサイド膜の上にシリコン酸化膜を積層する工程とを設
けたものである。
According to an eleventh aspect of the present invention, as a method of manufacturing a semiconductor device, a mixed gas of dichlorosilane and tungsten hexafluoride is thermally decomposed to form a tungsten silicide film on a semiconductor substrate. Process and then
While stopping the supply of tungsten hexafluoride gas, nitrous oxide gas is introduced, and a mixed gas of dichlorsilane gas and nitrous oxide gas is thermally decomposed to form a silicon oxide film on the tungsten silicide film. And a step of performing

【0029】請求項12の発明の講じた手段は、半導体
装置の製造方法として、ジクロールシランと六弗化タン
グステンとの混合ガスを熱分解して、半導体基板の上に
タングステンシリサイド膜を形成する工程と、その後、
六弗化タングステンガスの供給を停止する一方、アンモ
ニアガスを導入し、ジクロールシランガスとアンモニア
ガスとの混合ガスを熱分解させて、上記タングステンシ
リサイド膜の上にシリコン窒化膜を積層する工程とを設
けた方法である。
According to a twelfth aspect of the present invention, as a method of manufacturing a semiconductor device, a mixed gas of dichlorosilane and tungsten hexafluoride is thermally decomposed to form a tungsten silicide film on a semiconductor substrate. Process and then
Stopping the supply of the tungsten hexafluoride gas, introducing ammonia gas, thermally decomposing a mixed gas of dichlorosilane gas and ammonia gas, and stacking a silicon nitride film on the tungsten silicide film. It is a method provided.

【0030】請求項13の発明の講じた手段は、上記請
求項8の方法において、高融点金属シリサイド膜の形成
工程を、ジクロールシランと六弗化タングステンとの混
合ガスを熱分解して、半導体基板の上にタングステンシ
リサイド膜を形成するように行う。そして、Siリッチ
型絶縁膜の形成工程を、タングステンシリサイド膜を形
成した後、六弗化タングステンガスの供給を停止する一
方、亜酸化窒素ガスを導入し、ジクロールシランガスと
亜酸化窒素ガスとの混合ガスを熱分解させて、上記タン
グステンシリサイド膜の上にシリコン酸化膜を積層する
ように行う方法である。
According to a thirteenth aspect of the present invention, in the method of the eighth aspect, the step of forming the high melting point metal silicide film is performed by thermally decomposing a mixed gas of dichlorosilane and tungsten hexafluoride. This is performed so that a tungsten silicide film is formed on a semiconductor substrate. Then, in the step of forming the Si-rich type insulating film, after forming the tungsten silicide film, the supply of the tungsten hexafluoride gas is stopped, and while the nitrous oxide gas is introduced, the dichlorsilane gas and the nitrous oxide gas are mixed. In this method, a mixed gas is thermally decomposed to stack a silicon oxide film on the tungsten silicide film.

【0031】請求項14の発明の講じた手段は、上記請
求項8の発明の方法において、高融点金属シリサイド膜
の形成工程を、ジクロールシランと六弗化タングステン
との混合ガスを熱分解して、半導体基板の上にタングス
テンシリサイド膜を形成するように行う。そして、Si
リッチ型絶縁膜の形成工程を、タングステンシリサイド
膜を形成した後、六弗化タングステンガスの供給を停止
する一方、アンモニアガスを導入し、ジクロールシラン
ガスとアンモニアガスとの混合ガスを熱分解させて、上
記タングステンシリサイド膜の上にシリコン窒化膜を積
層するよう行う方法である。
According to a fourteenth aspect of the present invention, in the method of the eighth aspect, the step of forming the refractory metal silicide film is performed by thermally decomposing a mixed gas of dichlorsilane and tungsten hexafluoride. To form a tungsten silicide film on the semiconductor substrate. And Si
After the tungsten silicide film is formed, the supply of the tungsten hexafluoride gas is stopped, the ammonia gas is introduced, and the mixed gas of the dichlorosilane gas and the ammonia gas is thermally decomposed. And a method of stacking a silicon nitride film on the tungsten silicide film.

【0032】[0032]

【作用】以上の構成により、請求項1の発明では、Si
リッチ型絶縁膜中ではシリコン原子の結合手が余ってい
るので、不純物が高融点金属シリサイド膜から拡散して
くると、高融点金属シリサイド膜とSiリッチ型絶縁膜
との境界面に凝集することなく、Siリッチ型絶縁膜内
に拡散される。したがって、高融点金属シリサイド膜と
Siリッチ型絶縁膜との界面では不純物濃度が低く維持
され、高融点金属とシリコンとの反応が不純物により阻
害されることなく行われる。また、Siリッチ型絶縁膜
のシリコン元素の含有率が高くなると、組成が多結晶シ
リコンの組成に近付くことで、Siリッチ型絶縁膜と高
融点金属シリサイド膜との熱収縮率の差は、化学量論的
組成式に基づく組成を有する絶縁膜と高融点金属シリサ
イド膜との熱収縮率の差よりも小さい。したがって、高
融点金属シリサイド膜とSiリッチ型絶縁膜との密着性
は良好である。
According to the above construction, according to the first aspect of the present invention, Si
Since the silicon atoms in the rich-type insulating film have excess bonds, when impurities diffuse from the high-melting-point metal silicide film, they may aggregate at the interface between the high-melting-point metal silicide film and the Si-rich-type insulating film. Instead, it is diffused into the Si-rich insulating film. Therefore, the impurity concentration is kept low at the interface between the refractory metal silicide film and the Si-rich type insulating film, and the reaction between the refractory metal and silicon is performed without being hindered by the impurities. Further, when the content of the silicon element in the Si-rich insulating film increases, the composition approaches the composition of polycrystalline silicon, so that the difference in the thermal shrinkage between the Si-rich insulating film and the refractory metal silicide film is changed by chemical. The difference in thermal shrinkage between the insulating film having a composition based on the stoichiometric composition formula and the refractory metal silicide film is smaller than the difference. Therefore, the adhesion between the refractory metal silicide film and the Si-rich insulating film is good.

【0033】請求項2の発明では、特に多結晶シリコン
と高融点金属シリサイド膜との積層膜からなるいわゆる
ポリサイド構造を有する電極,配線等では、p型不純物
が多結晶シリコンから高融点金属シリサイド膜に移動拡
散しやすく、特に上方の絶縁膜との界面に凝集する虞れ
が大きいが、かかる場合にも、不純物が容易にSiリッ
チ型絶縁膜内に拡散するので、不純物の界面への凝集が
回避され、高融点金属シリサイド膜とSiリッチ型絶縁
膜との密着性も良好である。
According to the second aspect of the present invention, the p-type impurity is converted from polycrystalline silicon to a high melting point metal silicide film, particularly in an electrode having a so-called polycide structure composed of a laminated film of polycrystalline silicon and a high melting point metal silicide film. However, in such a case, the impurities are easily diffused into the Si-rich type insulating film. It is avoided and the adhesion between the refractory metal silicide film and the Si-rich insulating film is also good.

【0034】請求項3の発明では、保護用絶縁膜は、化
学量論的組成式に基づく組成に近い組成を有しており、
シリコン原子の結合手の余剰が少ないので、高融点金属
シリサイド膜中の高融点金属元素や下方から拡散してき
た不純物の上方への放散が阻止されるとともに、外部か
らの不純物の侵入が阻止される。したがって、半導体装
置各部の特性が良好に維持されることになる。
According to the third aspect of the present invention, the protective insulating film has a composition close to the composition based on the stoichiometric composition formula.
Since there is little excess of the bonding of silicon atoms, the high melting point metal element in the high melting point metal silicide film and the impurities diffused from below are prevented from dispersing upward and the intrusion of impurities from the outside is prevented. . Therefore, the characteristics of each part of the semiconductor device are favorably maintained.

【0035】請求項4の発明では、Siリッチ型絶縁膜
において、下部ではシリコン元素の含有率が高く、上部
ではシリコン元素の含有率が化学量論的組成式に基づく
含有率に近いので、上記請求項3の発明と同様に、下部
では高融点金属との密着性が良好に維持され、上部で
は、不純物等の侵入や放散が阻止される。
According to the fourth aspect of the present invention, in the Si-rich insulating film, the lower portion has a higher content of the silicon element and the upper portion has a higher content of the silicon element than the content based on the stoichiometric composition formula. As in the third aspect, good adhesion to the high melting point metal is maintained in the lower portion, and penetration and diffusion of impurities and the like are prevented in the upper portion.

【0036】請求項5の発明では、二酸化シリコンの化
学量論的組成式に基づく組成を有するシリコン酸化膜に
は拡散し難い砒素やボロン等の不純物が、Siリッチ型
シリコン酸化膜には容易に拡散する。したがって、上記
各発明の作用が得られることになる。
According to the fifth aspect of the present invention, impurities such as arsenic and boron which are hardly diffused into the silicon oxide film having a composition based on the stoichiometric composition formula of silicon dioxide can be easily added to the Si-rich silicon oxide film. Spread. Therefore, the effects of the above inventions can be obtained.

【0037】請求項6の発明では、窒化シリコンの化学
量論的組成式に基づく組成を有するシリコン窒化膜中に
は拡散し難い砒素等の不純物が、Siリッチ型シリコン
窒化膜内には容易に拡散する。したがって、上記各発明
の作用が得られることになる。
According to the sixth aspect of the present invention, impurities such as arsenic, which hardly diffuses into the silicon nitride film having a composition based on the stoichiometric composition formula of silicon nitride, easily enter into the Si-rich silicon nitride film. Spread. Therefore, the effects of the above inventions can be obtained.

【0038】請求項7の発明では、CMOS型トランジ
スタの場合、nチャネルMOS素子にはn型不純物が、
pチャネルMOSにはp型不純物がそれぞれ導入され
る。その際、p型不純物とn型不純物とで高融点金属シ
リサイド膜内における拡散の挙動が異なり、特にp型不
純物は多結晶シリコン膜から高融点シリサイド膜に移動
しやすい性質を有するが、かかる場合にも、不純物の界
面への凝集が回避されるので、高融点金属シリサイド膜
とSiリッチ型絶縁膜との密着性は良好である。
According to a seventh aspect of the present invention, in the case of a CMOS transistor, an n-channel MOS element contains an n-type impurity,
P-type impurities are respectively introduced into the p-channel MOS. At this time, the diffusion behavior in the refractory metal silicide film differs between the p-type impurity and the n-type impurity. In particular, the p-type impurity has a property of easily moving from the polycrystalline silicon film to the refractory silicide film. In addition, since the aggregation of impurities at the interface is avoided, the adhesion between the refractory metal silicide film and the Si-rich insulating film is good.

【0039】請求項8の発明では、Siリッチ型絶縁膜
を形成した後に高融点シリサイド膜から拡散してくる不
純物がSiリッチ型絶縁膜内に容易に拡散する。また、
Siリッチ型絶縁膜と高融点金属シリサイド膜との熱収
縮率の差は比較的小さいので、熱処理の際等に界面に加
わる応力も小さい。したがって、高融点シリサイド膜と
Siリッチ型絶縁膜との密着性は良好であり、半導体装
置の製造も容易である。
According to the eighth aspect of the present invention, the impurities diffused from the high melting point silicide film after the formation of the Si-rich insulating film are easily diffused into the Si-rich insulating film. Also,
Since the difference in thermal shrinkage between the Si-rich type insulating film and the refractory metal silicide film is relatively small, the stress applied to the interface during heat treatment or the like is also small. Therefore, the adhesion between the high melting point silicide film and the Si-rich insulating film is good, and the manufacture of the semiconductor device is easy.

【0040】請求項9又は10の発明では、工程の都合
上、高融点金属シリサイド膜を形成してから不純物イオ
ンの注入を行う場合にも、Siリッチ型シリコン酸化膜
又はSiリッチ型シリコン窒化膜が堆積された状態で不
純物イオンが注入されるので、高融点金属シリサイド膜
の表面が荒らされることがない。したがって、後の熱処
理や酸化の工程で異常酸化が生じにくくなる。
According to the ninth or tenth aspect of the present invention, even when the impurity ions are implanted after forming the refractory metal silicide film due to the process, the Si-rich type silicon oxide film or the Si-rich type silicon nitride film is formed. Is implanted, impurity ions are implanted, so that the surface of the refractory metal silicide film is not roughened. Therefore, abnormal oxidation is less likely to occur in the subsequent heat treatment and oxidation steps.

【0041】請求項11又は請求項12の発明では、タ
ングステンシリサイド膜とシリコン酸化膜又はシリコン
窒化膜とが同じジクロールシランガス含む混合ガスによ
り形成されるので、両者の堆積温度がほぼ同じとなり、
その結果、熱処理を行う際に両者の収縮率の差が小さく
なって、両者の密着性が良好となる。また、同じCVD
装置内で連続的に堆積することが可能となるので、タン
グステンシリサイド膜の形成後、シリコン酸化膜又はシ
リコン窒化膜を形成する前にいったん大気中にさらす場
合にしばしば生じるタングステンシリサイド膜の異常酸
化が阻止される。したがって、タングステンシリサイド
膜の異常酸化に起因する結晶粒の破壊が回避されること
になる。
According to the eleventh or twelfth aspect of the present invention, since the tungsten silicide film and the silicon oxide film or the silicon nitride film are formed of the same mixed gas containing dichlorosilane gas, the deposition temperatures of the two become substantially the same.
As a result, when heat treatment is performed, the difference in shrinkage between the two becomes smaller, and the adhesion between the two becomes better. Also, the same CVD
Since it becomes possible to continuously deposit in the apparatus, after the formation of the tungsten silicide film, before the formation of the silicon oxide film or the silicon nitride film, once the tungsten silicide film is exposed to the atmosphere, the abnormal oxidation of the tungsten silicide film often occurs. Will be blocked. Therefore, destruction of crystal grains due to abnormal oxidation of the tungsten silicide film is avoided.

【0042】請求項13又は14の発明では、高融点金
属シリサイド膜であるタングステンシリサイド膜とSi
リッチ型絶縁膜(Siリッチ型シリコン酸化膜又はSi
リッチ型シリコン窒化膜)との間で、不純物の界面への
凝集が回避され、かつ熱収縮率の差が小さくなるので、
タングステンシリサイド膜とSiリッチ型絶縁膜との密
着性は極めて良好である、また、タングステンシリサイ
ド膜の異常酸化による結晶粒の破壊も回避されるので、
半導体装置の特性も良好である。
According to the thirteenth or fourteenth aspect of the present invention, the tungsten silicide film which is a refractory metal silicide film is
Rich type insulating film (Si rich type silicon oxide film or Si
(Rich-type silicon nitride film), the aggregation of impurities at the interface is avoided, and the difference in thermal shrinkage is reduced.
Since the adhesion between the tungsten silicide film and the Si-rich insulating film is extremely good, and the crystal grains are prevented from being broken due to abnormal oxidation of the tungsten silicide film,
The characteristics of the semiconductor device are also good.

【0043】[0043]

【実施例】以下、本発明の実施例について、図面に基づ
き説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0044】(実施例1)まず、MOS型トランジスタ
のゲート電極の製造方法に関する実施例1について、図
1及び図2に基づき説明する。
(Embodiment 1) First, Embodiment 1 relating to a method of manufacturing a gate electrode of a MOS transistor will be described with reference to FIGS.

【0045】図1(a)及び(b)は、MOS型トラン
ジスタのゲート電極の製造工程における半導体装置Aの
断面図である。まず、図1(a)に示すように、シリコ
ン基板本体1上に二酸化シリコン(SiO2 )からなる
ゲート絶縁膜2(厚さ5nm〜16nm)を酸化により
形成し、さらにその上に多結晶シリコン膜3(厚さ50
〜200nm)を形成する。そして、多結晶シリコン膜
3の上方から、例えば砒素などのゲート不純物のイオン
を、注入エネルギー40keV、注入ドーズ量4×10
15cm-3なる条件で注入し、つづいて、タングステンシ
リサイド膜4(厚さ50〜200nm)を積層する。
FIGS. 1A and 1B are cross-sectional views of a semiconductor device A in a manufacturing process of a gate electrode of a MOS transistor. First, as shown in FIG. 1A, a gate insulating film 2 (thickness: 5 to 16 nm) made of silicon dioxide (SiO2) is formed on a silicon substrate main body 1 by oxidation, and a polycrystalline silicon film is further formed thereon. 3 (thickness 50
To 200 nm). Then, ions of a gate impurity such as arsenic are implanted from above the polycrystalline silicon film 3 with an implantation energy of 40 keV and an implantation dose of 4 × 10 4.
Implantation is performed under a condition of 15 cm −3 , and then, a tungsten silicide film 4 (50 to 200 nm in thickness) is laminated.

【0046】次に、図1(b)に示すように、タングス
テンシリサイド膜4の上に、CVD法により、化学量論
的組成式(SiO2 )に基づくシリコン元素と酸素元素
との組成比(1:2)よりもシリコン元素の含有率が高
い組成比を有するSiリッチ型シリコン酸化膜7(厚さ
50〜200nm)を形成する。このSiリッチ型シリ
コン酸化膜7の組成式はSiOx1(x1=1〜1.5)で
表され、上述の第1の従来例におけるシリコン酸化膜5
のシリコン元素と酸素元素との組成比、つまり二酸化シ
リコンの化学量論的組成式SiO2 に基づく組成比
(1:2)よりもシリコン含有率が高い組成比(1:1
〜1.5)となっている。ここで、このSiリッチ型シ
リコン酸化膜7は、CVD処理を行う際に導入ガスの流
量比を適当に設定することによって、容易に形成され
る。例えば、シランガス(SiH4 )の流量を0.1l
/分間とし、亜酸化窒素ガス(N2 O)の流量を0.8
l/分間として、それぞれ反応炉へ導入して、圧力0.
3Torr、温度840℃の条件でガスを分解し、シリ
コン酸化膜を堆積させると、シリコン元素と酸素元素と
の組成比が1対2である二酸化シリコン(SiO2 )の
膜が成長するが、亜酸化窒素ガス(N2 O)の流量を
0.4〜0.6l/分に下げて、他の条件は上述の条件
と同一の条件でCVD処理を行うことにより、シリコン
元素と酸素元素との組成比が1対1〜1.5であるSi
リッチ型シリコン酸化膜7が成長する。
Next, as shown in FIG. 1B, the composition ratio (1) of the silicon element and the oxygen element based on the stoichiometric composition formula (SiO 2) is formed on the tungsten silicide film 4 by the CVD method. : 2) forming a Si-rich silicon oxide film 7 (50 to 200 nm thick) having a composition ratio higher than that of the silicon element. The composition formula of the Si-rich type silicon oxide film 7 is represented by SiOx1 (x1 = 1 to 1.5), and the silicon oxide film 5 in the first conventional example described above.
The composition ratio (1: 1) of the silicon element is higher than the composition ratio of the silicon element and the oxygen element, that is, the composition ratio (1: 2) of the silicon dioxide based on the stoichiometric composition formula SiO2 (1: 2).
To 1.5). Here, this Si-rich type silicon oxide film 7 is easily formed by appropriately setting the flow ratio of the introduced gas when performing the CVD process. For example, the flow rate of silane gas (SiH4) is set to 0.1 l.
/ Minute, and the flow rate of nitrous oxide gas (N2O) is 0.8
1 / min, and introduced into the reactor, respectively, at a pressure of 0.
When a gas is decomposed under the conditions of 3 Torr and a temperature of 840 ° C. to deposit a silicon oxide film, a silicon dioxide (SiO 2) film having a composition ratio of silicon element to oxygen element of 1: 2 grows. By lowering the flow rate of nitrogen gas (N2 O) to 0.4 to 0.6 l / min and performing CVD processing under the same other conditions as above, the composition ratio of silicon element to oxygen element Is 1 to 1.5
A rich silicon oxide film 7 grows.

【0047】その後、上記従来例と同様に、パターニン
グを行って、多結晶シリコン膜3とタングステンシリサ
イド膜4とSiリッチ型シリコン酸化膜7を順次エッチ
ングすることによりゲート電極を形成する。さらに、そ
の後の工程で、不純物の活性化や高融点金属シリサイド
膜4の結晶化および層間膜の平坦化のために850℃〜
950℃の熱処理が加えられる。
Thereafter, patterning is performed in the same manner as in the conventional example, and the polycrystalline silicon film 3, the tungsten silicide film 4, and the Si-rich silicon oxide film 7 are sequentially etched to form a gate electrode. Further, in a subsequent step, the temperature is set to 850 ° C. to activate impurities, crystallize the refractory metal silicide film 4 and flatten the interlayer film.
A 950 ° C. heat treatment is applied.

【0048】図2は、実施例1による半導体装置AのS
iリッチ型シリコン酸化膜7(SiOx1)からシリコン
基板本体1(Si)までの酸素(O)と砒素(As)の
濃度プロファイルを示す。タングステンシリサイド膜4
(WSix )とSiリッチ型シリコン酸化膜7(SiO
x1)との界面における砒素(As)の濃度は従来のゲー
ト電極の同一領域における砒素(As)の濃度(上述の
図17参照)と比較して低くなっている。
FIG. 2 is a circuit diagram of the semiconductor device A according to the first embodiment.
The concentration profile of oxygen (O) and arsenic (As) from the i-rich type silicon oxide film 7 (SiOx1) to the silicon substrate body 1 (Si) is shown. Tungsten silicide film 4
(WSix) and Si-rich silicon oxide film 7 (SiO
The concentration of arsenic (As) at the interface with x1) is lower than the concentration of arsenic (As) in the same region of the conventional gate electrode (see FIG. 17 described above).

【0049】このように、タングステンシリサイド膜4
の上に、シリコン元素の含有率が高いSiリッチ型シリ
コン酸化膜7(SiOx1;x1=1〜1.5)を形成する
ことによって、下記のような効果が得られる。すなわ
ち、化学量論的組成式SiO2に基づく組成比からなる
シリコン酸化膜がタングステンシリサイド膜の上に形成
されている場合には、シリコン原子と酸素原子が安定し
て結合しているために、タングステンシリサイド膜側か
ら拡散してきたゲート不純物はシリコン酸化膜内に拡散
し難く、タングステンシリサイド膜とシリコン酸化膜と
の界面に凝集することになる。それに対し、上記実施例
1の構造では、下方から拡散してくるゲート不純物が、
Siリッチ型シリコン酸化膜7中で酸素と結合していな
いシリコンの結合手と結合できるようになり、界面に遍
在するゲート不純物の濃度が小さくなる。従って、界面
付近でタングステンとシリコンとが反応し易くなるため
に、タングステンシリサイド膜4とSiリッチ型シリコ
ン酸化膜7との密着性は良好である。また、タングステ
ンシリサイド膜4とSiリッチ型シリコン酸化膜7の熱
収縮率の差も小さいので、熱処理の際等に界面に加わる
応力も小さい。これらの効果により、膜剥がれが起こり
難くなるのである。
As described above, the tungsten silicide film 4
By forming a Si-rich silicon oxide film 7 (SiOx1; x1 = 1 to 1.5) having a high silicon element content thereon, the following effects can be obtained. That is, when a silicon oxide film having a composition ratio based on the stoichiometric composition formula SiO2 is formed on the tungsten silicide film, the silicon atoms and the oxygen atoms are stably bonded, The gate impurity diffused from the silicide film side hardly diffuses into the silicon oxide film, and aggregates at the interface between the tungsten silicide film and the silicon oxide film. On the other hand, in the structure of the first embodiment, the gate impurity diffused from below is
Bonding with silicon bonds not bonded to oxygen in the Si-rich silicon oxide film 7 becomes possible, and the concentration of gate impurities ubiquitous at the interface is reduced. Therefore, since tungsten and silicon tend to react near the interface, the adhesion between the tungsten silicide film 4 and the Si-rich silicon oxide film 7 is good. Further, since the difference in thermal shrinkage between the tungsten silicide film 4 and the Si-rich silicon oxide film 7 is small, the stress applied to the interface during heat treatment or the like is also small. Due to these effects, film peeling is less likely to occur.

【0050】また、その結果、従来よりも、多結晶シリ
コン膜3に注入されるゲート不純物の濃度が高くなって
も膜剥がれを回避しうるので、膜剥がれ回避のためにゲ
ート不純物の注入量を制限する必要はなくなり、MOS
型半導体装置におけるゲートの空乏化を防止することが
できるのである。
Further, as a result, even if the concentration of the gate impurity implanted into the polycrystalline silicon film 3 becomes higher than the conventional case, the film peeling can be avoided. Therefore, the injection amount of the gate impurity is reduced to avoid the film peeling. No need to limit, MOS
Thus, depletion of the gate in the semiconductor device can be prevented.

【0051】なお、タングステンシリサイド膜のシリコ
ン含有率は変化させていないので、配線金属との接触抵
抗が高くなるという問題を生じることはない。
Since the silicon content of the tungsten silicide film is not changed, there is no problem that the contact resistance with the wiring metal is increased.

【0052】なお、上記実施例1はMOS型トランジス
タを搭載した半導体装置Aを例に採って説明したが、バ
イポーラトランジスタを搭載した半導体装置では、バイ
ポーラトランジスタのエミッタ電極に、本発明の高融点
金属シリサイド膜(及び多結晶シリコン膜)とSiリッ
チ型シリコン酸化膜との積層構造を適用することによ
り、エミッタ不純物の注入量を制限する必要がないの
で、npn形トランジスタの電流増幅率を増大できると
いう効果がある。
In the first embodiment, the semiconductor device A equipped with a MOS transistor has been described as an example. However, in the semiconductor device equipped with a bipolar transistor, the high melting point metal of the present invention is applied to the emitter electrode of the bipolar transistor. By applying a stacked structure of a silicide film (and a polycrystalline silicon film) and a Si-rich silicon oxide film, it is not necessary to limit the amount of implanted emitter impurities, so that the current amplification factor of an npn transistor can be increased. effective.

【0053】次に、上記実施例1におけるn型不純物で
ある砒素の代わりにp型不純物でああるボロンのイオン
を注入した場合について説明する。
Next, a case where boron ions as p-type impurities are implanted instead of arsenic as n-type impurities in the first embodiment will be described.

【0054】図3は、図1(a),(b)と同じ工程及
び同じ構造において、多結晶シリコン膜3の上からボロ
ンイオンを、注入エネルギー10keV、注入ドーズ量
4×1015cm-3なる条件で注入した場合におけるボロ
ン(B)及び酸素(O)の濃度プロファイルを示す。す
なわち、タングステンシリサイド膜4(WSix )とS
iリッチ型シリコン酸化膜7(SiOx1)との界面にお
けるボロン(B)の濃度は従来の場合(図20参照)と
比べ、ピーク的に上昇することはなく、界面への不純物
の凝集がないことを示している。また、従来のように界
面への凝集を緩和すべくボロンイオンのドーズ量を低減
する必要もないので、多結晶シリコン膜3内における不
純物濃度も十分高く維持されている。したがって、p型
不純物に対しても、上記実施例1と同様の効果があるこ
とがわかる。
FIG. 3 shows that boron ions are implanted from above the polycrystalline silicon film 3 at an implantation energy of 10 keV and an implantation dose of 4 × 10 15 cm −3 in the same steps and the same structure as in FIGS. 4 shows a concentration profile of boron (B) and oxygen (O) when implanted under the following conditions. That is, the tungsten silicide film 4 (WSix) and S
The concentration of boron (B) at the interface with the i-rich silicon oxide film 7 (SiOx1) does not rise at a peak as compared with the conventional case (see FIG. 20), and there is no aggregation of impurities at the interface. Is shown. In addition, since it is not necessary to reduce the dose of boron ions in order to alleviate aggregation at the interface as in the related art, the impurity concentration in the polycrystalline silicon film 3 is maintained at a sufficiently high level. Therefore, it can be seen that the same effect as in the first embodiment is obtained for the p-type impurity.

【0055】(実施例2)次に、実施例2について、図
4及び図5に基づき説明する。
(Embodiment 2) Next, Embodiment 2 will be described with reference to FIGS.

【0056】図4は、実施例2におけるMOSトランジ
スタを搭載した半導体装置Aの断面構造を示し、ゲート
絶縁膜2,多結晶シリコン膜3及びタングステンシリサ
イド膜4の構造及び形成方法は、上記実施例1(図1
(a)参照)の場合と同様である。
FIG. 4 shows a cross-sectional structure of a semiconductor device A on which a MOS transistor is mounted according to the second embodiment. The structures and forming methods of the gate insulating film 2, the polycrystalline silicon film 3 and the tungsten silicide film 4 are the same as those of the above-described embodiment. 1 (FIG. 1
(See (a)).

【0057】ここで、本実施例では、タングステンシリ
サイド膜4の上に、CVD法により上記実施例1と同様
の組成を有するSiリッチ型シリコン酸化膜7(SiO
x1;x1=1〜1.5,厚さ30〜100nm)を形成し
た後、さらに、Siリッチ型シリコン酸化膜7の上に、
シリコン元素と酸素元素とからなり、Siリッチ型シリ
コン酸化膜7における組成よりも二酸化シリコンの化学
量論的組成式SiO2の組成に近い組成を有する保護用
シリコン酸化膜9(SiOx2;x2=1.5〜2,厚さ5
0〜100nm)を積層する。このSiリッチ型シリコ
ン酸化膜7及び保護用シリコン酸化膜9は、上記実施例
1で説明したごとく、CVD処理の際に導入ガスの流量
を適当に設定することによって、容易に形成しうる。例
えば、シランガスの流量を0.1l/分とし、亜酸化窒
素ガスの流量を0.4〜0.61/分として、それぞれ
反応炉へ導入して、圧力0.3Torr、温度840℃
の条件でガスを分解し、Siリッチ型シリコン酸化膜7
を堆積でき、同じ条件で、亜酸化窒素ガスの流量を0.
6〜0.8l/分に増大することで、保護用シリコン酸
化膜9をSiリッチ型シリコン酸化膜7と連続的に積層
しうる。すなわち、同じ堆積シーケンスにおいて、亜酸
化ガスの流量を順次変えることにより、1工程で積層す
ることができる。
In this embodiment, the Si-rich silicon oxide film 7 (SiO 2) having the same composition as that of the first embodiment is formed on the tungsten silicide film 4 by the CVD method.
x1; x1 = 1-1.5, thickness 30-100 nm), and further on the Si-rich silicon oxide film 7,
A protective silicon oxide film 9 (SiOx2; x2 = 1.2) composed of a silicon element and an oxygen element and having a composition closer to the stoichiometric composition of silicon dioxide SiO2 than the composition of the Si-rich silicon oxide film 7. 5-2, thickness 5
0 to 100 nm). As described in the first embodiment, the Si-rich silicon oxide film 7 and the protective silicon oxide film 9 can be easily formed by appropriately setting the flow rate of the introduced gas during the CVD process. For example, the flow rate of the silane gas is set to 0.1 l / min, and the flow rate of the nitrous oxide gas is set to 0.4 to 0.61 / min, and introduced into the reaction furnace, respectively, at a pressure of 0.3 Torr and a temperature of 840 ° C.
Gas is decomposed under the conditions described above, and the Si-rich silicon oxide film 7
Can be deposited, and under the same conditions, the flow rate of nitrous oxide gas is set to 0.
By increasing the rate to 6 to 0.8 l / min, the protective silicon oxide film 9 can be continuously laminated with the Si-rich silicon oxide film 7. That is, in the same deposition sequence, the lamination can be performed in one step by sequentially changing the flow rate of the sub-oxidizing gas.

【0058】なお、その後は、マスクのパターニングを
行って、多結晶シリコン膜3とタングステンシリサイド
膜4とシリコン酸化膜5を順次エッチングすることによ
りゲート電極を形成する。さらに、以後の工程で、不純
物の活性化,高融点金属シリサイド膜4の結晶化および
層間膜の平坦化を目的として、850℃〜950℃の熱
処理が加えられる。
Thereafter, the gate electrode is formed by patterning the mask and sequentially etching the polycrystalline silicon film 3, the tungsten silicide film 4, and the silicon oxide film 5. Further, in the subsequent steps, a heat treatment at 850 ° C. to 950 ° C. is applied for the purpose of activating the impurities, crystallizing the refractory metal silicide film 4 and flattening the interlayer film.

【0059】図5に、実施例2による半導体装置Aの保
護用シリコン酸化膜9(SiOx2)からシリコン基板本
体1(Si)に至る酸素(O)と砒素(As)の濃度プ
ロファイルを示す。タングステンシリサイド膜4(WS
ix )とSiリッチ型シリコン酸化膜7(SiOx1)と
の界面の砒素(As)の濃度は従来例と比較して低くな
っている。また、Siリッチ型シリコン酸化膜7(Si
Ox1)と保護用シリコン酸化膜9(SiOx2)との間の
界面に砒素(As)が凝集することもない。
FIG. 5 shows a concentration profile of oxygen (O) and arsenic (As) from the protective silicon oxide film 9 (SiOx2) of the semiconductor device A according to the second embodiment to the silicon substrate body 1 (Si). Tungsten silicide film 4 (WS
ix) and the concentration of arsenic (As) at the interface between the Si-rich silicon oxide film 7 (SiOx1) is lower than in the conventional example. Further, the Si-rich silicon oxide film 7 (Si
Arsenic (As) does not aggregate at the interface between Ox1) and the protective silicon oxide film 9 (SiOx2).

【0060】したがって、実施例2においても、上記実
施例1と同様に、タングステンシリサイド膜4の上に、
シリコン元素の含有率が高いSiリッチ型シリコン酸化
膜7(SiOx1;x1=1〜1.5)を形成することによ
って、タングステンシリサイド膜4とSiリッチ型シリ
コン酸化膜7との密着性は良好となり、熱収縮率の差も
小さいことから熱処理の際等に界面に加わる応力も小さ
いので、膜剥がれを防止しうる。
Therefore, also in the second embodiment, similarly to the first embodiment, the tungsten silicide film 4
By forming the Si-rich silicon oxide film 7 (SiOx1; x1 = 1 to 1.5) having a high silicon element content, the adhesion between the tungsten silicide film 4 and the Si-rich silicon oxide film 7 is improved. Since the difference in heat shrinkage is small, the stress applied to the interface during heat treatment or the like is also small, so that film peeling can be prevented.

【0061】加えて、本実施例2では、下記の効果が得
られる。すなわち、Siリッチ型シリコン酸化膜7の上
に、さらに化学量論的組成式SiO2 の組成に近い組成
を有する保護用シリコン酸化膜9(SiOx2;x2=1.
5〜2)が形成されているので、保護用シリコン酸化膜
9によって、ゲート不純物である砒素(As)や高融点
金属元素であるタングステンの外部への拡散が妨げられ
る。また、保護用シリコン酸化膜9中では、シリコンと
酸素とがSiリッチ型シリコン酸化膜7中におけるより
は安定して結合しているために、外部からの過剰な酸素
や不純物のタングステンシリサイド膜4への侵入が阻止
される。よって、タングステンシリサイド膜4中でタン
グステンが酸化されて抵抗が低下するのを防止しうると
ともに、イオン注入などによって外部から不純物が混入
して電極内部やゲート酸化膜を劣化させるのを防止しう
るのである。
In addition, the second embodiment has the following effects. That is, on the Si-rich silicon oxide film 7, a protective silicon oxide film 9 (SiOx2; x2 = 1.x) having a composition close to the composition of the stoichiometric composition SiO2.
Since 5-2) is formed, diffusion of arsenic (As), which is a gate impurity, and tungsten, which is a refractory metal element, to the outside is prevented by the protective silicon oxide film 9. Further, in the protective silicon oxide film 9, since silicon and oxygen are bonded more stably than in the Si-rich type silicon oxide film 7, the tungsten silicide film 4 containing excessive oxygen or impurities from the outside is bonded. Intrusion is prevented. Therefore, it is possible to prevent the tungsten from being oxidized in the tungsten silicide film 4 to lower the resistance and to prevent impurities from being mixed in from the outside by ion implantation or the like to deteriorate the inside of the electrode or the gate oxide film. is there.

【0062】(実施例3)次に、実施例3について、図
6及び図7に基づき説明する。
Third Embodiment Next, a third embodiment will be described with reference to FIGS.

【0063】図6(a)及び(b)は、実施例3に係る
半導体装置Aの製造工程における断面構造を示し、ゲー
ト絶縁膜2,多結晶シリコン膜3及びタングステンシリ
サイド膜4の構造及び形成条件は上記実施例1と同様で
ある。
FIGS. 6A and 6B show a cross-sectional structure in a manufacturing process of the semiconductor device A according to the third embodiment. The structure and formation of the gate insulating film 2, the polycrystalline silicon film 3, and the tungsten silicide film 4 are shown. The conditions are the same as in the first embodiment.

【0064】ここで、本実施例では、図6に示すよう
に、タングステンシリサイド膜4の上に、CVD法によ
り、化学量論的組成式Si3 N4 に基づく組成よりも、
シリコンリ含有率が高い組成を有するSiリッチ型シリ
コン窒化膜10(SiNy1;y1=0.8〜1,厚さ50
〜200nm、)を形成する。このSiリッチ型シリコ
ン窒化膜10は、CVD処理の際に導入ガスの流量比を
適当に設定することによって可能である。例えば、ジク
ロールシランガス(SiH2 Cl2 )の流量を0.07
l/分とし、アンモニアガス(NH3 )の流量を0.7
l/分として、それぞれ反応炉へ導入して、圧力0.2
5Torr、温度760℃の条件でガスを分解し、シリ
コン窒化膜を堆積すると、シリコンと窒素の組成比が3
対4であるSi3 N4 膜が成長するが、アンモニアガス
(NH3 )流量を0.3〜0.5l/分に下げて、他の
条件は上述の条件と同一としてCVD処理を行うことに
より、シリコンSiと窒素Nとの組成比が1対0.8〜
1であるSiリッチ型シリコン窒化膜10が堆積され
る。
In this embodiment, as shown in FIG. 6, the composition based on the stoichiometric composition formula Si3 N4 is formed on the tungsten silicide film 4 by the CVD method.
Si-rich silicon nitride film 10 having a composition with a high silicon content (SiNy1; y1 = 0.8 to 1, thickness 50)
200200 nm). The Si-rich silicon nitride film 10 can be formed by appropriately setting the flow ratio of the introduced gas during the CVD process. For example, the flow rate of dichlorosilane gas (SiH2 Cl2) is set to 0.07.
1 / min and the flow rate of ammonia gas (NH3) is 0.7
1 / min, respectively, and introduced into the reaction furnace at a pressure of 0.2
When the gas is decomposed under the conditions of 5 Torr and a temperature of 760 ° C. and a silicon nitride film is deposited, the composition ratio of silicon and nitrogen becomes 3
A Si3 N4 film, which is a pair 4, grows, but the ammonia gas (NH3) flow rate is reduced to 0.3 to 0.5 l / min. The composition ratio of Si and nitrogen N is 1: 0.8-
1, a Si-rich silicon nitride film 10 is deposited.

【0065】その後、従来例と同様に、多結晶シリコン
膜3とタングステンシリサイド膜4とSiリッチ型シリ
コン窒化膜10とを順次選択的にエッチングすることに
よりゲート電極を形成し、さらに、以後の工程で、不純
物の活性化等を目的として、850℃〜950℃の熱処
理が加えられる。
Thereafter, similarly to the conventional example, the polycrystalline silicon film 3, the tungsten silicide film 4, and the Si-rich silicon nitride film 10 are sequentially selectively etched to form a gate electrode. Then, a heat treatment at 850 ° C. to 950 ° C. is applied for the purpose of activating impurities or the like.

【0066】図7に、第3の実施例による半導体装置A
のSiリッチ型シリコン窒化膜10(SiNy1)からシ
リコン基板1(Si)までの窒素(N)と砒素(As)
の濃度プロファイルを示す。タングステンシリサイド膜
4(WSix )とSiリッチ型シリコン窒化膜10(S
iNy1)との界面における砒素(As)の濃度は従来例
と比較して低くなっている。
FIG. 7 shows a semiconductor device A according to the third embodiment.
(N) and arsenic (As) from the Si-rich type silicon nitride film 10 (SiNy1) to the silicon substrate 1 (Si).
3 shows a density profile of the sample. The tungsten silicide film 4 (WSix) and the Si-rich silicon nitride film 10 (S
The concentration of arsenic (As) at the interface with iNy1) is lower than in the conventional example.

【0067】したがって、本実施例3では、タングステ
ンシリサイド膜4の上に、Siリッチ型シリコン窒化膜
10(SiNy1;y1=0.8〜1)を形成することによ
って、タングステンシリサイド膜4中の砒素(As)等
のゲート不純物が、Siリッチ型シリコン窒化膜10中
で窒素と結合していないシリコンの結合手と結合できる
ようになる。このため、タングステンシリサイド膜10
から拡散するゲート不純物が容易にSiリッチ型シリコ
ン窒化膜10中に拡散し、界面に蓄積されるゲート不純
物の濃度が小さくなる。従って、界面付近でタングステ
ンとシリコンとが反応し易くなるため、タングステンシ
リサイド膜4とSiリッチ型シリコン窒化膜10との密
着性が改善され、また、タングステンシリサイド膜4と
Siリッチ型シリコン窒化膜10との熱収縮率の差も小
さくなるので、界面での応力が緩和される。これらの効
果により、膜剥がれが起こり難くなる。
Accordingly, in the third embodiment, the arsenic in the tungsten silicide film 4 is formed by forming the Si-rich silicon nitride film 10 (SiNy1; y1 = 0.8 to 1) on the tungsten silicide film 4. A gate impurity such as (As) can be bonded to a bond of silicon not bonded to nitrogen in the Si-rich silicon nitride film 10. Therefore, the tungsten silicide film 10
, The gate impurity easily diffuses into the Si-rich silicon nitride film 10, and the concentration of the gate impurity accumulated at the interface decreases. Therefore, since tungsten and silicon easily react near the interface, the adhesion between the tungsten silicide film 4 and the Si-rich silicon nitride film 10 is improved, and the tungsten silicide film 4 and the Si-rich silicon nitride film 10 are improved. Therefore, the stress at the interface is reduced. Due to these effects, film peeling is less likely to occur.

【0068】これによって、上記実施例1と同様に、M
OS型半導体装置におけるゲートの空乏化による特性の
劣化を防止し、バイポーラ形半導体装置におけるnpn
形トランジスタの電流増幅率の増大を図ることができ
る。
As a result, similarly to the first embodiment, M
Deterioration of characteristics due to gate depletion in an OS type semiconductor device is prevented, and npn
The current gain of the transistor can be increased.

【0069】(実施例4)次に、実施例4について、図
8及び図9を参照しながら説明する。
(Embodiment 4) Next, Embodiment 4 will be described with reference to FIGS.

【0070】図8は、実施例4における半導体装置Aの
断面図を示す。シリコン基板本体1上には、上記実施例
1と同様の条件によって、ゲート絶縁膜2,多結晶シリ
コン膜3及びタングステンシリサイド膜4が形成されて
いる。
FIG. 8 is a sectional view of a semiconductor device A according to the fourth embodiment. On the silicon substrate body 1, a gate insulating film 2, a polycrystalline silicon film 3, and a tungsten silicide film 4 are formed under the same conditions as in the first embodiment.

【0071】ここで、本実施例では、タングステンシリ
サイド膜4の上に、上記実施例3と同様の構造を有する
Siリッチ型シリコン窒化膜10(厚さ50〜200n
m、SiNy1;y1=0.8〜1)を形成し、さらに、S
iリッチ型シリコン窒化膜10の上に、シリコン元素と
窒素元素との組成比がSiリッチ型シリコン窒化膜10
よりは化学量論的組成式Si3 N4 に基づく組成比に近
い保護用シリコン窒化膜12(SiNy2;y2=1〜1.
33,厚さ50〜100nm)を積層する。上記Siリ
ッチ型シリコン窒化膜10及び保護用シリコン窒化膜1
2は、CVD処理の際に、導入ガスの流量を適当に設定
することによって容易に形成される。例えば、ジクロー
ルシランガスの流量を0.07l/分とし、アンモニア
ガスの流量を0.3〜0.5l/分として、それぞれ反
応炉へ導入して、圧力0.25Torr、温度760℃
の条件でガスを分解してシリコン窒化膜を形成した後、
アンモニアガスの流量のみを0.5〜0.7l/分に変
えることで、連続的に1工程で形成することができる。
Here, in this embodiment, on the tungsten silicide film 4, a Si-rich silicon nitride film 10 (thickness of 50 to 200 n
m, SiNy1; y1 = 0.8-1).
On the i-rich silicon nitride film 10, the composition ratio of silicon element and nitrogen element is
More specifically, the protective silicon nitride film 12 (SiNy2; y2 = 1 to 1) having a composition ratio closer to the stoichiometric composition formula Si3 N4.
33, and a thickness of 50 to 100 nm). The Si-rich silicon nitride film 10 and the protective silicon nitride film 1
2 is easily formed by appropriately setting the flow rate of the introduced gas during the CVD process. For example, the flow rate of dichlorosilane gas is set to 0.07 l / min, and the flow rate of ammonia gas is set to 0.3 to 0.5 l / min, and introduced into the reaction furnace, at a pressure of 0.25 Torr and a temperature of 760 ° C.
After forming the silicon nitride film by decomposing the gas under the conditions of
By changing only the flow rate of the ammonia gas to 0.5 to 0.7 l / min, it can be formed continuously in one step.

【0072】その後、パターニングを行って、多結晶シ
リコン膜3とタングステンシリサイド膜4とシリコン酸
化膜5を順次エッチングすることによりゲート電極を形
成し、さらに後の工程で、不純物の活性化等の目的で8
50℃〜950℃の熱処理が加えられる。
Thereafter, patterning is performed, and the polycrystalline silicon film 3, the tungsten silicide film 4, and the silicon oxide film 5 are sequentially etched to form a gate electrode. At 8
A heat treatment at 50C to 950C is applied.

【0073】図9は、実施例4における半導体装置Aの
保護用シリコン窒化膜12(SiNy2)からシリコン基
板本体1(Si)までの窒素(N)と砒素(As)の濃
度プロファイルを示す。タングステンシリサイド膜4
(WSix )とSiリッチ型シリコン窒化膜10(Si
Ny1)との界面の砒素濃度は従来例と比較して低くなっ
ている。
FIG. 9 shows a concentration profile of nitrogen (N) and arsenic (As) from the protective silicon nitride film 12 (SiNy2) to the silicon substrate body 1 (Si) of the semiconductor device A in the fourth embodiment. Tungsten silicide film 4
(WSix) and Si-rich silicon nitride film 10 (Si
The arsenic concentration at the interface with Ny1) is lower than in the conventional example.

【0074】したがって、本実施例4では、上記実施例
3と同様に、タングステンシリサイド膜4の上に、Si
リッチ型シリコン窒化膜10が形成されているので、上
記実施例3と同様の効果を発揮しうるとともに、さらに
Siリッチ型シリコン窒化膜10の上に保護用シリコン
窒化膜12が形成されているので下記のような効果が得
られる。
Therefore, in the fourth embodiment, as in the third embodiment, the Si
Since the rich silicon nitride film 10 is formed, the same effects as those of the third embodiment can be obtained. Further, since the protective silicon nitride film 12 is formed on the Si rich silicon nitride film 10, The following effects can be obtained.

【0075】すなわち、保護用シリコン窒化膜12によ
って、砒素(As)等のゲート不純物やタングステンシ
リサイド膜4から拡散してきたタングステンの外部への
拡散が阻止される。さらに、保護用シリコン窒化膜12
内では、シリコンと窒素がSiリッチ型シリコン窒化膜
10内よりは安定して結合しているために、外部からの
過剰な酸素のタングステンシリサイド膜4中への拡散に
よってタングステンが酸化され、抵抗が低下するのを防
止しうるとともに、イオン注入等の際に外部から不純物
が混入して電極内部やゲート酸化膜を劣化させるのを防
止しうる。
That is, the protective silicon nitride film 12 prevents gate impurities such as arsenic (As) and the tungsten diffused from the tungsten silicide film 4 from diffusing to the outside. Further, the protective silicon nitride film 12
In the inside, since silicon and nitrogen are bonded more stably than in the Si-rich silicon nitride film 10, tungsten is oxidized by diffusion of excessive oxygen from the outside into the tungsten silicide film 4, and the resistance is reduced. In addition, it is possible to prevent the lowering and to prevent impurities from being mixed from the outside during the ion implantation or the like and to deteriorate the inside of the electrode or the gate oxide film.

【0076】(実施例5)次に、実施例5について、図
9を参照しながら説明する。
(Embodiment 5) Next, Embodiment 5 will be described with reference to FIG.

【0077】まず、図10(a)に示すように、上記実
施例1と同様の条件で、シリコン基板本体1上に、ゲー
ト絶縁膜2(厚さ5nm〜16nm)を酸化により形成
し、さらに多結晶シリコン膜3(厚さ50〜200n
m)およびタングステンシリサイド膜4(厚さ50〜2
00nm)を積層する。そして、タングステンシリサイ
ド膜4の上に、CVD法により、上記実施例1と同様の
条件で、Siリッチ型シリコン酸化膜7(厚さ20〜5
0nm、SiOx1;x1=1〜1.5)を形成する。
First, as shown in FIG. 10A, a gate insulating film 2 (having a thickness of 5 nm to 16 nm) is formed on a silicon substrate main body 1 by oxidation under the same conditions as in the first embodiment. Polycrystalline silicon film 3 (thickness 50 to 200 n
m) and the tungsten silicide film 4 (thickness 50 to 2)
00 nm). Then, the Si-rich silicon oxide film 7 (thickness: 20 to 5) is formed on the tungsten silicide film 4 by the CVD method under the same conditions as in the first embodiment.
0 nm, SiOx1; x1 = 1 to 1.5).

【0078】さらに,図10(b)に示すように、例え
ば砒素(As)などのゲート不純物のイオンを、注入エ
ネルギー40keV、注入ドーズ量4×1015cm-3
る条件で、シリコン基板の上方から注入する。
Further, as shown in FIG. 10B, ions of a gate impurity such as arsenic (As) are implanted above the silicon substrate under the conditions of an implantation energy of 40 keV and an implantation dose of 4 × 10 15 cm -3. Inject from

【0079】続いて、図10(c)に示すように、Si
リッチ型シリコン酸化膜7の表面を、例えば炉内温度が
850℃で20分間電気炉にて酸化し、酸素の含有率を
増大させる。つまり、Siリッチ型シリコン酸化膜の上
部を、化学量論的組成式SiO2 に近い組成を有する保
護用シリコン酸化膜9(SiOx2;x2=1.5〜2,厚
さ10〜30nm)に変える。このとき、注入されたゲ
ート不純物は多結晶シリコン膜3中に拡散して活性化さ
れ、イオン注入によって構造が乱されたタングステンシ
リサイド膜4とSiリッチ型シリコン酸化膜7との再構
成が行われる。
Subsequently, as shown in FIG.
The surface of the rich silicon oxide film 7 is oxidized in an electric furnace at a furnace temperature of 850 ° C. for 20 minutes, for example, to increase the oxygen content. That is, the upper part of the Si-rich silicon oxide film is changed to a protective silicon oxide film 9 (SiOx2; x2 = 1.5-2, thickness 10-30 nm) having a composition close to the stoichiometric composition SiO2. At this time, the implanted gate impurity diffuses into the polycrystalline silicon film 3 and is activated, and the tungsten silicide film 4 and the Si-rich silicon oxide film 7 whose structures are disturbed by the ion implantation are reconfigured. .

【0080】その後、パターニングを行って、多結晶シ
リコン膜3とタングステンシリサイド膜4,Siリッチ
型シリコン酸化膜7および保護用シリコン酸化膜9を順
次エッチングすることによりゲート電極を形成する。さ
らに、以後の工程で、不純物の活性化等の目的で850
℃〜950℃の熱処理が加えられる。
Thereafter, patterning is performed, and the polycrystalline silicon film 3, the tungsten silicide film 4, the Si-rich silicon oxide film 7, and the protective silicon oxide film 9 are sequentially etched to form a gate electrode. Further, in the subsequent steps, 850 is used for the purpose of activation of impurities and the like.
A heat treatment at between ℃ and 950 ℃ is applied.

【0081】本実施例5においても、図示しないが、半
導体装置Aの保護用シリコン酸化膜9からシリコン基板
本体1までの酸素及び砒素の濃度プロファイルは、上記
図4に示す実施例2における濃度プロファイルと同様に
なる。すなわち、タングステンシリサイド膜4とSiリ
ッチ型シリコン酸化膜7との界面の砒素の濃度は従来例
と比較して低くなっている。
Although not shown in the fifth embodiment, the concentration profiles of oxygen and arsenic from the protective silicon oxide film 9 of the semiconductor device A to the silicon substrate main body 1 are the same as those of the second embodiment shown in FIG. Is the same as That is, the concentration of arsenic at the interface between the tungsten silicide film 4 and the Si-rich silicon oxide film 7 is lower than in the conventional example.

【0082】したがって、本実施例5では、上記実施例
1及び実施例2と同様の効果を得ることができるととも
に、下記のような特有の効果が得られる。
Therefore, in the fifth embodiment, the same effects as those of the first and second embodiments can be obtained, and the following specific effects can be obtained.

【0083】すなわち、タングステンシリサイド膜4の
表面にゲート不純物をイオン注入法により直接打ち込む
場合、従来は、イオン注入されて荒れたタングステンシ
リサイド膜4の表面が露出しているために、後の熱処理
や酸化の工程で異常酸化が起き易くなるという問題があ
った。それに対し、本実施例5では、タングステンシリ
サイド膜4の表面にSiリッチ型シリコン酸化膜7が被
覆された状態で、イオン注入法により高融点金属シリサ
イド膜中に不純物が導入されるので、後の熱処理や酸化
の工程で異常酸化が起きにくくなる。よって、半導体装
置Aの品質の向上を図ることができる。
That is, when a gate impurity is directly implanted into the surface of the tungsten silicide film 4 by ion implantation, conventionally, since the surface of the tungsten silicide film 4 which has been ion-implanted and roughened is exposed, heat treatment or There has been a problem that abnormal oxidation easily occurs in the oxidation process. On the other hand, in Example 5, impurities are introduced into the refractory metal silicide film by the ion implantation method in a state where the surface of the tungsten silicide film 4 is covered with the Si-rich type silicon oxide film 7. Abnormal oxidation is less likely to occur during the heat treatment and oxidation steps. Therefore, the quality of the semiconductor device A can be improved.

【0084】(実施例6)次に、実施例6について、図
11を参照しながら説明する。
(Embodiment 6) Next, Embodiment 6 will be described with reference to FIG.

【0085】図11(a)〜(c)は、実施例6に係る
MOS型トランジスタを搭載した半導体装置Aの製造工
程を示す断面図である。まず、図11(a)に示すよう
に、上記実施例2と同様の条件によって、シリコン基板
本体1上にゲート絶縁膜2,多結晶シリコン膜3及びタ
ングステンシリサイド膜4を積層する。さらに、タング
ステンシリサイド膜4の上に、CVD法により、上記実
施例2と同様の条件によって、Siリッチ型シリコン窒
化膜10(SiNy1;y1=0.8〜1,厚さ20〜30
nm)を形成する。このSiリッチ型シリコン窒化膜1
0は、CVD処理の際に、上述の実施例3と同様にし
て、導入ガスの流量を適当に設定することによって、容
易に形成される。
FIGS. 11A to 11C are cross-sectional views showing the steps of manufacturing a semiconductor device A equipped with a MOS transistor according to the sixth embodiment. First, as shown in FIG. 11A, a gate insulating film 2, a polycrystalline silicon film 3, and a tungsten silicide film 4 are laminated on a silicon substrate body 1 under the same conditions as in the second embodiment. Further, on the tungsten silicide film 4, the Si-rich silicon nitride film 10 (SiNy1; y1 = 0.8-1 and the thickness 20-30) is formed on the tungsten silicide film 4 by the CVD method under the same conditions as in the second embodiment.
nm). This Si-rich type silicon nitride film 1
0 is easily formed by appropriately setting the flow rate of the introduced gas in the same manner as in the third embodiment during the CVD process.

【0086】次に、図11(b)に示すように、例えば
砒素などのゲート不純物のイオンを、注入エネルギー4
0keV、注入ドーズ量4×1015cm-3なる条件で、
シリコン基板の上方から注入する。
Next, as shown in FIG. 11 (b), ions of a gate impurity such as arsenic
0 keV and an implantation dose of 4 × 10 15 cm −3 ,
It is implanted from above the silicon substrate.

【0087】続いて、図11(c)に示すように、Si
リッチ型シリコン窒化膜10の表面部を例えば炉内温度
が850℃で20分間電気炉にて窒化し、窒素元素の含
有率を高める。つまり、Siリッチ型シリコン窒化膜1
0の上部を、化学量論的組成式Si3 N4 膜に近い組成
を有するシリコン窒化膜12(SiNy2;y2=1〜1.
33,厚さ10〜20nm)に変える。このとき、注入
されたゲート不純物は多結晶シリコン膜3中に拡散して
活性化され、イオン注入によって構造が乱されたタング
ステンシリサイド膜4とシリコン窒化膜10の再構成が
行われる。
Subsequently, as shown in FIG.
The surface portion of the rich silicon nitride film 10 is nitrided in an electric furnace at a furnace temperature of 850 ° C. for 20 minutes, for example, to increase the content of the nitrogen element. That is, the Si-rich silicon nitride film 1
0 is formed on the silicon nitride film 12 (SiNy2; y2 = 1.about.1) having a composition close to the stoichiometric composition formula Si3 N4 film.
33, thickness 10-20 nm). At this time, the implanted gate impurities are diffused and activated in the polycrystalline silicon film 3, and the tungsten silicide film 4 and the silicon nitride film 10 whose structures are disturbed by the ion implantation are reconfigured.

【0088】その後、パターニングを行って、多結晶シ
リコン膜3,タングステンシリサイド膜4,Siリッチ
型シリコン窒化膜10および保護用シリコン窒化膜12
を順次エッチングすることによりゲート電極を形成す
る。さらに、以後の工程で、不純物の活性化等のために
850℃〜950℃の熱処理が加えられる。
Thereafter, patterning is performed to form the polycrystalline silicon film 3, the tungsten silicide film 4, the Si-rich silicon nitride film 10, and the protective silicon nitride film 12
Are sequentially etched to form a gate electrode. Further, in the subsequent steps, a heat treatment at 850 ° C. to 950 ° C. is performed for activation of impurities and the like.

【0089】図示しないが、実施例6における半導体装
置Aの保護用シリコン窒化膜12からシリコン基板本体
1までの窒素と砒素の濃度プロファイルは、図8に示す
実施例4における濃度プロファイルと同様になる。すな
わち、タングステンシリサイド膜4とシリコン窒化膜1
0との界面の砒素濃度は従来例と比較して低くなってい
る。
Although not shown, the nitrogen and arsenic concentration profiles from the protective silicon nitride film 12 of the semiconductor device A to the silicon substrate body 1 in the sixth embodiment are the same as those in the fourth embodiment shown in FIG. . That is, the tungsten silicide film 4 and the silicon nitride film 1
The arsenic concentration at the interface with zero is lower than in the conventional example.

【0090】したがって、本実施例6では、上記実施例
4と同様の効果が得られるとともに、下記の特有の効果
が得られる。
Therefore, in the sixth embodiment, not only the same effects as in the fourth embodiment but also the following specific effects can be obtained.

【0091】すなわち、上記実施例5と同様に、タング
ステンシリサイド膜4の表面にゲート不純物をイオン注
入法により直接打ち込む場合、従来は、イオン注入され
て荒れたタングステンシリサイド膜4の表面が露出して
いるために、後の熱処理や酸化の工程で異常酸化が起き
易くなるという問題があったが、タングステンシリサイ
ド膜4の表面にSiリッチ型シリコン酸化膜10が被覆
された状態で、不純物イオンが高融点金属シリサイド膜
中に注入されるために、後の熱処理や酸化の工程で異常
酸化が起きにくくなる。
That is, similarly to the fifth embodiment, when a gate impurity is directly implanted into the surface of the tungsten silicide film 4 by the ion implantation method, conventionally, the surface of the tungsten silicide film 4 which is roughened by the ion implantation is exposed. Therefore, there has been a problem that abnormal oxidation easily occurs in the subsequent heat treatment and oxidation steps. However, when the surface of the tungsten silicide film 4 is covered with the Si-rich type silicon oxide film 10, impurity ions are high. Since it is injected into the melting point metal silicide film, abnormal oxidation hardly occurs in the subsequent heat treatment and oxidation steps.

【0092】(実施例7)次に、実施例7について、図
12及び図13を参照しながら説明する。
(Embodiment 7) Next, Embodiment 7 will be described with reference to FIGS.

【0093】図12は、実施例7に係るMOSトランジ
スタを搭載した半導体装置Aの断面図である。まず、上
記実施例1と同様に、シリコン基板本体1上にゲート絶
縁膜2及び多結晶シリコン膜3を形成した後、例えば砒
素などのゲート不純物のイオンを注入しておく(注入条
件は実施例1と同じ)。
FIG. 12 is a sectional view of a semiconductor device A equipped with a MOS transistor according to the seventh embodiment. First, similarly to the first embodiment, after a gate insulating film 2 and a polycrystalline silicon film 3 are formed on a silicon substrate body 1, ions of a gate impurity such as arsenic are implanted (the implantation conditions are the same as in the first embodiment). Same as 1).

【0094】さらに、タングステンシリサイド膜4(厚
さ50〜200nm)を形成した後、このタングステン
シリサイド膜4の上に、化学量論的組成式SiO2 に基
づく組成よりもシリコン元素の含有率が高い組成を有す
るSiリッチ型シリコン酸化膜7を同じCVD装置内で
積層するが、その際、双方ともジクロールシランガス
(SH2 Cl 2 )を原料の一部として積層する。
After forming the tungsten silicide film 4 (thickness: 50 to 200 nm), a composition having a higher silicon element content than the composition based on the stoichiometric composition SiO 2 is formed on the tungsten silicide film 4. Are stacked in the same CVD apparatus, and in this case, both are stacked using dichlorosilane gas (SH2 Cl2) as a part of the raw material.

【0095】この積層膜の形成方法としては、図13に
示すように、まず、初めにジクロールシランガス(SH
2 Cl 2 )と六弗化タングステンガス(WF6 )の混合
ガスの熱分解によりタングステンシリサイド膜4を50
0℃〜600℃の炉内温度で形成する(図中の時刻t1
まで)。次いで、ウエハを炉内に残留させたまま、六弗
化タングステンガス(WF6 )を遮断すると同時に炉内
温度を650℃〜700℃まで昇温させ、亜酸化窒素ガ
ス(N2 O)を0.4〜0.61/分の流量で導入し
(図中の時刻t2 )、シリコンと酸素の組成比が1対1
〜1.5であるSiリッチ型シリコン酸化膜7を堆積す
る。なお、図13には図示されていないが、ジクロール
シランガス(SH2 Cl2)は、タングステンシリサイド
膜4を形成する工程及びSiリッチ型シリコン酸化膜7
を堆積する工程のいずれにおいても、炉内に供給されて
いる。
As a method of forming this laminated film, first, as shown in FIG. 13, dichlorosilane gas (SH
2 Cl 2) and tungsten hexafluoride gas (WF6) by thermal decomposition to form a tungsten silicide film 4 having a thickness of 50%.
It is formed at a furnace temperature of 0 ° C. to 600 ° C. (time t1 in the figure)
Until). Next, with the wafer remaining in the furnace, the tungsten hexafluoride gas (WF6) is shut off, and simultaneously the furnace temperature is raised from 650 DEG C. to 700 DEG C., and the nitrous oxide gas (N2 O) is reduced to 0.4%. At a flow rate of about 0.61 / min (time t2 in the figure), the composition ratio of silicon and oxygen is 1: 1.
A Si-rich silicon oxide film 7 of .about.1.5 is deposited. Although not shown in FIG. 13, dichlorosilane gas (SH2 Cl2) is used for forming the tungsten silicide film 4 and the Si-rich silicon oxide film 7.
In any of the steps of depositing, is supplied into the furnace.

【0096】その後、パターニングを行って、多結晶シ
リコン膜3とタングステンシリサイド膜4とSiリッチ
型シリコン酸化膜7を順次エッチングすることによりゲ
ート電極を形成する。さらに、以後の工程で、不純物の
活性化等のために850℃〜950℃の熱処理が加えら
れる。
Thereafter, patterning is performed, and the polycrystalline silicon film 3, the tungsten silicide film 4, and the Si-rich silicon oxide film 7 are sequentially etched to form a gate electrode. Further, in the subsequent steps, a heat treatment at 850 ° C. to 950 ° C. is performed for activation of impurities and the like.

【0097】これにより、タングステンシリサイド膜4
とSiリッチ型シリコン酸化膜7とを、同じジクロール
シランガスを含む混合ガスにより形成することで、双方
の膜の堆積温度をほぼ同じにすることができる。そし
て、その結果、両者の熱収縮率の差が縮まり、熱処理等
の際に界面に加わる応力も小さくなるので、膜剥がれが
防止できる。
Thus, the tungsten silicide film 4
By forming the silicon-rich silicon oxide film 7 and the mixed gas containing the same dichlorosilane gas, the deposition temperatures of both films can be made substantially the same. As a result, the difference in thermal shrinkage between the two shrinks, and the stress applied to the interface during heat treatment or the like also decreases, so that film peeling can be prevented.

【0098】さらに、タングステンシリサイド膜4とS
iリッチ型シリコン酸化膜7を同じCVD装置内で連続
で堆積することにより、タングステンシリサイド膜4が
結晶化してグレインが成長する前に、大気にさらすこと
なく絶縁膜で表面を覆うことが可能となり、タングステ
ンシリサイド膜4の異常酸化を防ぐことができる。
Further, the tungsten silicide film 4 and S
By continuously depositing the i-rich type silicon oxide film 7 in the same CVD apparatus, before the tungsten silicide film 4 is crystallized and the grains grow, the surface can be covered with the insulating film without being exposed to the air. In addition, abnormal oxidation of the tungsten silicide film 4 can be prevented.

【0099】(実施例8)次に、実施例8について、図
14及び図15を参照しながら説明する。
(Eighth Embodiment) Next, an eighth embodiment will be described with reference to FIGS.

【0100】図14は、実施例8に係るMOS型トラン
ジスタを搭載した半導体装置Aの断面図である。まず、
上記実施例1と同様に、シリコン基板本体1上にゲート
絶縁膜2及び多結晶シリコン膜3を形成した後、例えば
砒素などのゲート不純物のイオンを注入しておく(注入
条件は実施例1と同じ)。
FIG. 14 is a sectional view of a semiconductor device A equipped with a MOS transistor according to the eighth embodiment. First,
After forming the gate insulating film 2 and the polycrystalline silicon film 3 on the silicon substrate main body 1 in the same manner as in the first embodiment, ions of a gate impurity such as arsenic are implanted (the implantation conditions are the same as in the first embodiment). the same).

【0101】さらに、タングステンシリサイド膜4(厚
さ50〜200nm)を形成した後、このタングステン
シリサイド膜4の上に、化学量論的組成式Si3 N4 に
基づく組成よりもシリコン元素の含有率が高い組成を有
するSiリッチ型シリコン窒化膜10を同じCVD装置
内で積層するが、その際、双方ともジクロールシランガ
ス(Si H2 Cl 2 )を原料の一部として積層する。
After forming the tungsten silicide film 4 (thickness: 50 to 200 nm), the content of the silicon element on the tungsten silicide film 4 is higher than that of the composition based on the stoichiometric composition formula Si3 N4. A Si-rich type silicon nitride film 10 having a composition is laminated in the same CVD apparatus. In this case, both are laminated using dichlorosilane gas (SiH2 Cl2) as a part of the raw material.

【0102】この積層膜の形成方法としては、図15に
示すように、まず、初めにジクロールシランガス(Si
H2 Cl 2 )と六弗化タングステンガス(WF6 )との
混合ガスの熱分解によりタングステンシリサイド膜4を
500℃〜600℃の炉内温度で形成する(図中の時刻
t3 まで)。次いで、ウエハを炉内に残留させたまま、
六弗化タングステンガス(WF6 )を遮断すると同時に
炉内温度を650℃〜700℃まで昇温させて、アンモ
ニアガス(NH3 )を0.3〜0.51/分の流量で導
入し(図中の時刻t4 から)、シリコンと酸素の組成比
が1対0.8〜1であるSiリッチ型シリコン窒化膜1
0を成長する。ジクロールシランガスは、タングステン
シリサイド膜4を堆積する工程及びSiリッチ型シリコ
ン窒化膜10を堆積する工程の間連続的に炉内に供給し
続ける。
As a method for forming this laminated film, first, as shown in FIG. 15, dichlorosilane gas (Si
A tungsten silicide film 4 is formed at a furnace temperature of 500 ° C. to 600 ° C. by thermal decomposition of a mixed gas of H 2 Cl 2) and tungsten hexafluoride gas (WF 6) (until time t3 in the figure). Next, with the wafer remaining in the furnace,
At the same time as shutting off the tungsten hexafluoride gas (WF6), the temperature in the furnace is raised to 650 DEG C. to 700 DEG C., and ammonia gas (NH3) is introduced at a flow rate of 0.3 to 0.51 / min. From time t4), the Si-rich silicon nitride film 1 having a composition ratio of silicon to oxygen of 1: 0.8-1.
Grow 0. The dichlorsilane gas is continuously supplied into the furnace during the step of depositing the tungsten silicide film 4 and the step of depositing the Si-rich silicon nitride film 10.

【0103】その後、パターニングを行って、多結晶シ
リコン膜3とタングステンシリサイド膜4とSiリッチ
型シリコン窒化膜10とを順次エッチングすることによ
りゲート電極を形成する。さらに、以後の工程で、不純
物の活性化等のために850℃〜950℃の熱処理が加
えられる。
Thereafter, patterning is performed, and the polycrystalline silicon film 3, the tungsten silicide film 4, and the Si-rich silicon nitride film 10 are sequentially etched to form a gate electrode. Further, in the subsequent steps, a heat treatment at 850 ° C. to 950 ° C. is performed for activation of impurities and the like.

【0104】これにより、タングステンシリサイド膜4
とSiリッチ型シリコン窒化膜10を、同じジクロール
シランガス(Si H2 Cl 2 )とを含む混合ガスにより
形成することで、双方の膜の堆積温度をほぼ同じにする
ことができ、その結果、熱処理による収縮率の差が縮ま
り、熱処理等の際に界面に加わる応力も小さくなって膜
剥がれが起こりにくくなる。
Thus, the tungsten silicide film 4
And the Si-rich silicon nitride film 10 are formed from a mixed gas containing the same dichlorosilane gas (SiH2 Cl2), whereby the deposition temperatures of both films can be made substantially the same, and as a result, the heat treatment can be performed. , The stress applied to the interface during heat treatment or the like is reduced, and film peeling is less likely to occur.

【0105】さらに、タングステンシリサイド膜4とS
iリッチ型シリコン窒化膜10とを同じCVD装置内で
連続で堆積することにより、タングステンシリサイド膜
4が結晶化してグレインが成長する前に、大気にさらす
ことなく絶縁膜で表面を覆うことが可能となり、タング
ステンシリサイド膜4の異常酸化を防ぐことができる。
Further, the tungsten silicide film 4 and S
By continuously depositing the i-rich type silicon nitride film 10 in the same CVD apparatus, the surface can be covered with an insulating film without being exposed to the air before the tungsten silicide film 4 is crystallized and grains grow. Thus, abnormal oxidation of the tungsten silicide film 4 can be prevented.

【0106】[0106]

【発明の効果】以上説明したように、請求項1の発明に
よれば、半導体装置として、高融点金属シリサイド膜の
上にシリコン元素と他の化合物からなり、そのシリコン
元素の含有率が化学量論的組成式に基づく含有率よりも
高いSiリッチ型絶縁膜を堆積するように構成したの
で、高融点金属シリサイド膜から拡散してくる不純物を
界面に凝集させることなく絶縁膜側に拡散させて、界面
における高融点金属とシリコンとの反応を促進するとと
もに、Siリッチ型絶縁膜と高融点金属シリサイド膜と
の熱収縮率の差を低減することができ、よって、高融点
金属シリサイド膜とSiリッチ型絶縁膜との密着性の向
上を図ることができる。
As described above, according to the first aspect of the present invention, as a semiconductor device, a silicon element and another compound are formed on a refractory metal silicide film, and the content of the silicon element is stoichiometric. Is configured to deposit a Si-rich type insulating film higher than the content based on the stoichiometric composition formula, so that impurities diffused from the refractory metal silicide film are diffused to the insulating film side without aggregating at the interface. In addition to promoting the reaction between the refractory metal and silicon at the interface, the difference in thermal shrinkage between the Si-rich insulating film and the refractory metal silicide film can be reduced. The adhesion with the rich type insulating film can be improved.

【0107】請求項2の発明によれば、上記請求項1の
発明において、高融点金属シリサイド膜を多結晶シリコ
ン膜の上に設けたいわゆるポリサイド構造としたので、
ポリサイド膜の高い導電性と下地との良好な整合性とい
う特徴を維持しながら、上方の絶縁膜との密着性の向上
を図ることができる。
According to the second aspect of the present invention, in the first aspect of the present invention, the refractory metal silicide film has a so-called polycide structure provided on the polycrystalline silicon film.
The adhesion between the polycide film and the underlying insulating film can be improved while maintaining the characteristics of high conductivity of the polycide film and good matching with the base.

【0108】請求項3の発明によれば、上記請求項1又
は2の発明において、Siリッチ型絶縁膜の上に、シリ
コン元素の含有率が化学量論的組成式に基づく含有率に
近い保護用絶縁膜を形成する構成としたので、高融点金
属シリサイド膜中の高融点金属元素や下方から拡散して
きた不純物の上方への放散や外部からの不純物の侵入を
阻止することができ、よって、半導体装置各部の特性の
向上を図ることができる。
According to the third aspect of the present invention, in the first or second aspect of the present invention, the silicon element content on the Si-rich type insulating film is close to the content based on the stoichiometric composition formula. Is formed so that the high melting point metal element in the high melting point metal silicide film and the impurities diffused from below can be prevented from dissipating upward and from entering the impurities from outside. The characteristics of each part of the semiconductor device can be improved.

【0109】請求項4の発明によれば、上記請求項1又
は2記載の半導体装置において、Siリッチ型絶縁膜の
Si含有率を上部に向うにつれて化学量論的組成式に基
づく含有率に連続的に近付けるように構成したので、S
iリッチ型絶縁膜の下部では高融点金属との密着性を良
好に維持しながら、上部では不純物等の侵入や放散を阻
止することができる。
According to a fourth aspect of the present invention, in the semiconductor device according to the first or second aspect, as the Si content of the Si-rich insulating film increases toward the upper portion, the Si content is continuously increased based on the stoichiometric composition formula. S
In the lower part of the i-rich type insulating film, it is possible to prevent invasion and diffusion of impurities and the like in the upper part while maintaining good adhesion to the high melting point metal.

【0110】請求項5の発明によれば、請求項1,2,
3又は4記載の半導体装置においてSiリッチ型絶縁膜
を、化学量論的組成式がSiO2 で表されるシリコン酸
化膜としたので、化学量論的組成式に基づく組成を有す
るシリコン酸化膜には拡散し難い砒素やボロン等の不純
物をSiリッチ型シリコン酸化膜内に容易に拡散させる
ことができ、よって、密着性の改善等の効果を有効に発
揮することができる。
According to the invention of claim 5, claims 1, 2,
In the semiconductor device described in 3 or 4, the Si-rich insulating film is a silicon oxide film whose stoichiometric composition is represented by SiO2, so that the silicon oxide film having a composition based on the stoichiometric composition is Impurities such as arsenic and boron, which are difficult to diffuse, can be easily diffused into the Si-rich silicon oxide film, so that effects such as improvement in adhesion can be effectively exhibited.

【0111】請求項6の発明によれば、請求項1,2,
3又は4記載の半導体装置においてSiリッチ型絶縁膜
を、化学量論的組成式がSi3 N4 で表されるシリコン
窒化膜としたので、化学量論的組成式に基づく組成を有
するシリコン窒化膜には拡散し難い砒素やボロン等の不
純物をSiリッチ型シリコン窒化膜内に容易に拡散させ
ることができ、よって、密着性の改善等の効果を有効に
発揮することができる。
According to the invention of claim 6, according to claims 1, 2, 2
In the semiconductor device described in 3 or 4, the Si-rich type insulating film is a silicon nitride film whose stoichiometric composition is represented by Si3 N4, so that a silicon nitride film having a composition based on the stoichiometric composition is used. Can easily diffuse impurities such as arsenic and boron, which are hardly diffused, into the Si-rich silicon nitride film, so that effects such as improvement in adhesion can be effectively exhibited.

【0112】請求項7の発明によれば、請求項1,3,
4,5又は6の発明において、半導体素子をCMOS型
トランジスタとし、かつ多結晶シリコン膜と高融点シリ
サイド膜とからなるポリサイド電極構造を採用したの
で、ゲート不純物としてp型不純物とn型不純物とが導
入される構造においても、界面におけるゲート不純物の
凝集を防止することができ、よって、ポリサイド膜と上
方の絶縁膜との密着性の向上を図ることができる。
According to the invention of claim 7, claims 1, 3 and
In the inventions of 4, 5, and 6, since the semiconductor element is a CMOS transistor and a polycide electrode structure including a polycrystalline silicon film and a high melting point silicide film is employed, p-type impurities and n-type impurities are used as gate impurities. Also in the structure to be introduced, aggregation of the gate impurity at the interface can be prevented, and therefore, the adhesion between the polycide film and the upper insulating film can be improved.

【0113】請求項8の発明によれば、半導体装置の製
造方法として、半導体基板の上方に高融点金属シリサイ
ド膜を形成し、その上にSiリッチ型絶縁膜を形成する
ようにしたので、Siリッチ型絶縁膜を形成した後に下
方から拡散してくる不純物をSi過剰多絶縁膜内に容易
に拡散させるとともに、高融点金属シリサイド膜とSi
リッチ型絶縁膜との熱収縮率の差の低減させることで、
両者の密着性を向上させることができ、よって、半導体
装置の製造の容易化を図ることができる。
According to the invention of claim 8, as a method of manufacturing a semiconductor device, a refractory metal silicide film is formed above a semiconductor substrate and a Si-rich type insulating film is formed thereon. Impurities diffused from below after the formation of the rich-type insulating film are easily diffused into the Si-rich poly-insulating film, and the refractory metal silicide film and the Si
By reducing the difference in heat shrinkage from the rich insulation film,
The adhesion between the two can be improved, and therefore, the manufacture of the semiconductor device can be facilitated.

【0114】請求項9の発明によれば、上記請求項8の
発明において、Siリッチ型絶縁膜として化学量論的組
成式がSi O2 で表されるシリコン酸化膜を形成し、シ
リコン酸化膜を形成した後に不純物イオンを高融点金属
シリサイド膜中に注入し、その後、シリコン酸化膜の上
部を酸化するようにしたので、高融点金属シリサイド膜
の表面状態を荒らすことなく良好に維持することがで
き、よって、後の熱処理や酸化の工程における異常酸化
を防止することができる。
According to the ninth aspect of the present invention, in the eighth aspect of the present invention, a silicon oxide film having a stoichiometric composition represented by SiO 2 is formed as the Si-rich insulating film, and the silicon oxide film is formed. After being formed, impurity ions are implanted into the refractory metal silicide film, and then the upper portion of the silicon oxide film is oxidized, so that the surface state of the refractory metal silicide film can be maintained well without being roughened. Therefore, abnormal oxidation in the subsequent heat treatment and oxidation steps can be prevented.

【0115】請求項10の発明によれば、上記請求項8
の発明において、Siリッチ型絶縁膜として化学量論的
組成式がSi3 N4 で表されるシリコン窒化膜を形成
し、シリコン窒化膜を形成した後に不純物イオンを高融
点金属シリサイド膜中に注入し、その後、シリコン窒化
膜の上部を窒化するようにしたので、高融点金属シリサ
イド膜の表面状態を荒らすことなく良好に維持すること
ができ、よって、後の熱処理や酸化の工程における異常
酸化を防止することができる。
According to the tenth aspect, the eighth aspect is provided.
In the invention, a silicon nitride film having a stoichiometric composition formula of Si3 N4 is formed as a Si-rich type insulating film, and after forming the silicon nitride film, impurity ions are implanted into the refractory metal silicide film; Thereafter, since the upper portion of the silicon nitride film is nitrided, the surface state of the refractory metal silicide film can be favorably maintained without roughening, thereby preventing abnormal oxidation in later heat treatment and oxidation steps. be able to.

【0116】請求項11の発明によれば、半導体装置の
製造方法として、ジクロールシランと六弗化タングステ
ンとの混合ガスを熱分解してタングステンシリサイド膜
を形成し、その後、六弗化タングステンガスの供給を停
止する一方、亜酸化窒素ガスを導入し、タングステンシ
リサイド膜の上にシリコン酸化膜を積層するようにした
ので、タングステンシリサイド膜とシリコン酸化膜との
熱収縮率の差の低減とタングステンシリサイド膜の異常
酸化とを防止することができる。
According to the eleventh aspect of the present invention, as a method of manufacturing a semiconductor device, a mixed gas of dichlorsilane and tungsten hexafluoride is thermally decomposed to form a tungsten silicide film, and thereafter, a tungsten hexafluoride gas is formed. While the supply of nitrogen was stopped, a nitrous oxide gas was introduced and a silicon oxide film was laminated on the tungsten silicide film, so that the difference in the thermal contraction rate between the tungsten silicide film and the silicon oxide film was reduced and the tungsten oxide was reduced. Abnormal oxidation of the silicide film can be prevented.

【0117】請求項12の発明によれば、半導体装置の
製造方法として、ジクロールシランと六弗化タングステ
ンとの混合ガスを熱分解してタングステンシリサイド膜
を形成し、その後、六弗化タングステンガスの供給を停
止する一方、アンモニアガスを導入し、タングステンシ
リサイド膜の上にシリコン窒化膜を積層するようにした
ので、タングステンシリサイド膜とシリコン窒化膜との
熱収縮率の差の低減とタングステンシリサイド膜の異常
酸化とを防止することができる。
According to a twelfth aspect of the present invention, as a method of manufacturing a semiconductor device, a mixed gas of dichlorosilane and tungsten hexafluoride is thermally decomposed to form a tungsten silicide film, and then a tungsten hexafluoride gas is formed. While the supply of oxygen was stopped, ammonia gas was introduced and the silicon nitride film was laminated on the tungsten silicide film, so that the difference in thermal contraction rate between the tungsten silicide film and the silicon nitride film was reduced and the tungsten silicide film was reduced. Abnormal oxidation can be prevented.

【0118】請求項13の発明によれば、上記請求項8
の発明において、ジクロールシランと六弗化タングステ
ンとの混合ガスを熱分解して、高融点金属シリサイド膜
となるタングステンシリサイド膜を形成し、その後、六
弗化タングステンガスの供給を停止する一方、亜酸化窒
素ガスを導入し、タングステンシリサイド膜の上にSi
リッチ型絶縁膜となるSiリッチ型シリコン酸化膜を積
層するようにしたので、Siリッチ型絶縁膜による密着
性の向上効果と堆積温度の均一化による密着性の向上効
果とに加え、タングステンシリサイド膜の異常酸化の防
止効果を得ることができる。
According to the thirteenth aspect, the eighth aspect is provided.
In the invention, the mixed gas of dichlorsilane and tungsten hexafluoride is thermally decomposed to form a tungsten silicide film which is to be a high-melting metal silicide film, and then the supply of the tungsten hexafluoride gas is stopped. Nitrous oxide gas was introduced and Si was deposited on the tungsten silicide film.
Since the Si-rich type silicon oxide film serving as the rich-type insulating film is laminated, the tungsten silicide film can be obtained in addition to the effect of improving the adhesion by the Si-rich type insulating film and the effect of improving the adhesion by making the deposition temperature uniform. The effect of preventing abnormal oxidation can be obtained.

【0119】請求項14の発明によれば、上記請求項8
の発明において、ジクロールシランと六弗化タングステ
ンとの混合ガスを熱分解して、高融点金属シリサイド膜
となるタングステンシリサイド膜を形成し、その後、六
弗化タングステンガスの供給を停止する一方、アンモニ
アガスを導入し、タングステンシリサイド膜の上にSi
リッチ型絶縁膜となるシリコン窒化膜を積層するように
したので、Siリッチ型絶縁膜による密着性の向上効果
と、堆積温度の均一化による密着性の向上効果とに加
え、タングステンシリサイド膜の異常酸化の防止効果を
得ることができる。
According to the fourteenth aspect, the eighth aspect is provided.
In the invention, the mixed gas of dichlorsilane and tungsten hexafluoride is thermally decomposed to form a tungsten silicide film which is to be a high-melting metal silicide film, and then the supply of the tungsten hexafluoride gas is stopped. Ammonia gas is introduced and Si is deposited on the tungsten silicide film.
Since a silicon nitride film serving as a rich-type insulating film is laminated, the effect of improving the adhesion by the Si-rich-type insulating film and the effect of improving the adhesion by making the deposition temperature uniform are improved. An effect of preventing oxidation can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1に係る半導体装置のゲート電極の製造
工程における半導体装置の断面図である。
FIG. 1 is a sectional view of a semiconductor device in a manufacturing process of a gate electrode of the semiconductor device according to the first embodiment.

【図2】実施例1におけるn型不純物濃度のプロファイ
ルを示す図である。
FIG. 2 is a diagram showing a profile of an n-type impurity concentration in Example 1.

【図3】実施例1におけるp型不純物濃度のプロファイ
ルを示す図である。
FIG. 3 is a diagram showing a profile of a p-type impurity concentration in Example 1.

【図4】実施例2に係る半導体装置のゲート電極の製造
工程における半導体装置の断面図である。
FIG. 4 is a cross-sectional view of the semiconductor device in a manufacturing step of a gate electrode of the semiconductor device according to the second embodiment.

【図5】実施例2における不純物濃度のプロファイルを
示す図である。
FIG. 5 is a view showing a profile of an impurity concentration in Example 2.

【図6】実施例3に係る半導体装置の断面図である。FIG. 6 is a sectional view of a semiconductor device according to a third embodiment.

【図7】実施例3における不純物濃度のプロファイルを
示す図である。
FIG. 7 is a view showing a profile of an impurity concentration in Example 3.

【図8】実施例4に係る半導体装置の断面図である。FIG. 8 is a sectional view of a semiconductor device according to a fourth embodiment.

【図9】実施例4における不純物濃度のプロファイルを
示す図である。
FIG. 9 is a diagram showing a profile of an impurity concentration in Example 4.

【図10】実施例5の半導体装置の製造工程における半
導体装置の断面図である。
FIG. 10 is a cross-sectional view of a semiconductor device in a manufacturing step of the semiconductor device according to the fifth embodiment.

【図11】実施例6の半導体装置の製造工程における半
導体装置の断面図である。
FIG. 11 is a cross-sectional view of a semiconductor device in a manufacturing step of the semiconductor device of the sixth embodiment.

【図12】実施例7に係る半導体装置の断面図である。FIG. 12 is a sectional view of a semiconductor device according to a seventh embodiment.

【図13】実施例7の半導体装置の製造工程における堆
積温度及びガス流量の時間変化を示す図である。
FIG. 13 is a diagram showing a change over time in a deposition temperature and a gas flow rate in the manufacturing process of the semiconductor device of Example 7.

【図14】実施例8に係る半導体装置の断面図である。FIG. 14 is a sectional view of a semiconductor device according to an eighth embodiment.

【図15】実施例8の半導体装置の製造工程における堆
積温度及びガス流量の時間変化を示す図である。
FIG. 15 is a diagram showing a change over time in a deposition temperature and a gas flow rate in the manufacturing process of the semiconductor device of Example 8.

【図16】第1の従来例に係る半導体装置の断面図であ
る。
FIG. 16 is a sectional view of a semiconductor device according to a first conventional example.

【図17】第1の従来例における不純物濃度のプロファ
イルを示す図である。
FIG. 17 is a diagram showing a profile of an impurity concentration in the first conventional example.

【図18】第2の従来例に係る半導体装置の断面図であ
る。
FIG. 18 is a sectional view of a semiconductor device according to a second conventional example.

【図19】第2の従来例における不純物濃度のプロファ
イルを示す図である。
FIG. 19 is a diagram showing an impurity concentration profile in a second conventional example.

【図20】従来例のn型不純物の代わりにp型不純物を
注入した場合における不純物濃度のプロファイルを示す
図である。
FIG. 20 is a diagram showing an impurity concentration profile when a p-type impurity is implanted instead of an n-type impurity in the conventional example.

【符号の説明】[Explanation of symbols]

1 シリコン基板本体 2 ゲート酸化膜 3 多結晶シリコン膜 4 タングステンシリサイド膜(高融点金属シリサイ
ド膜) 5 シリコン酸化膜 6 シリコン窒化膜 7 Siリッチ型シリコン酸化膜(Siリッチ型絶縁
膜) 9 保護用シリコン酸化膜(保護用絶縁膜) 10 Siリッチ型シリコン窒化膜(Siリッチ型絶縁
膜) 12 保護用シリコン窒化膜(保護用絶縁膜)
REFERENCE SIGNS LIST 1 silicon substrate main body 2 gate oxide film 3 polycrystalline silicon film 4 tungsten silicide film (refractory metal silicide film) 5 silicon oxide film 6 silicon nitride film 7 Si-rich silicon oxide film (Si-rich insulating film) 9 protective silicon Oxide film (protective insulating film) 10 Si-rich silicon nitride film (Si-rich insulating film) 12 Protective silicon nitride film (protective insulating film)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−42175(JP,A) 特開 平2−218164(JP,A) 特開 平2−250319(JP,A) 特開 平3−19341(JP,A) 特開 平4−61167(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-42175 (JP, A) JP-A-2-218164 (JP, A) JP-A-2-250319 (JP, A) JP-A-3-42 19341 (JP, A) JP-A-4-61167 (JP, A)

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の上方に形成され、タングス
テン,モリブデン,チタン等の高融点金属とシリコンと
の化合物からなる高融点金属シリサイド膜と、 上記高融点金属シリサイド膜の上に形成され、シリコン
元素と他の元素との化合物からなり、シリコン元素の含
有率が当該化合物の化学量論的組成式に基づく含有率よ
りも高いSiリッチ型絶縁膜とを備えたことを特徴とす
る半導体装置。
1. A refractory metal silicide film formed above a semiconductor substrate and made of a compound of silicon and a refractory metal such as tungsten, molybdenum, and titanium; and a refractory metal silicide film formed on the refractory metal silicide film. A semiconductor device comprising: a compound of an element and another element; and a Si-rich insulating film having a silicon element content higher than a content based on a stoichiometric composition formula of the compound.
【請求項2】 請求項1記載の半導体装置において、 上記半導体基板の上方に形成された多結晶シリコン膜を
有し、 上記高融点金属シリサイド膜は、上記多結晶シリコン膜
の上に積層されており、多結晶シリコン膜及び高融点金
属シリサイド膜が一体的に電極,配線として機能するよ
うに構成されていることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, further comprising a polycrystalline silicon film formed above said semiconductor substrate, wherein said high melting point metal silicide film is laminated on said polycrystalline silicon film. A polycrystalline silicon film and a refractory metal silicide film integrally function as an electrode and a wiring.
【請求項3】 請求項1又は2記載の半導体装置におい
て、 上記Siリッチ型絶縁膜の上に形成され、Siリッチ型
絶縁膜と同じ化合物からなり、シリコン元素の含有率が
上記Siリッチ型絶縁膜のシリコン元素の含有率よりも
化学量論的組成式に基づく含有率に近い保護用絶縁膜を
備えたことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the silicon-rich insulating film is formed on the Si-rich insulating film and is made of the same compound as the Si-rich insulating film. A semiconductor device comprising a protective insulating film having a content based on a stoichiometric composition formula rather than a silicon element content of the film.
【請求項4】 請求項1又は2記載の半導体装置におい
て、 上記Siリッチ型絶縁膜のSi含有率は、上部に向うに
つれて化学量論的組成式に基づく含有率に連続的に近付
くように構成されていることを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein the Si content of the Si-rich insulating film continuously approaches a content based on a stoichiometric composition formula as it goes upward. A semiconductor device characterized by being performed.
【請求項5】 請求項1,2,3又は4記載の半導体装
置において、 上記Siリッチ型絶縁膜は、化学量論的組成式がSi O
2 で表されるシリコン酸化膜にシリコン元素を過剰に含
有させたものであることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein said Si-rich insulating film has a stoichiometric composition formula of SiO 2.
2. A semiconductor device comprising a silicon oxide film represented by 2 and an excess of silicon element.
【請求項6】 請求項1、2,3又は4記載の半導体装
置において、 上記Siリッチ型絶縁膜は、化学量論的組成式がSi3
N4 で表されるシリコン窒化膜にシリコン元素を過剰に
含有させたものであることを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein the Si-rich insulating film has a stoichiometric composition formula of Si 3.
A semiconductor device comprising a silicon nitride film represented by N4 containing an excessive amount of silicon element.
【請求項7】 請求項1,3,4,5又は6記載の半導
体装置において、 半導体装置は、少なくとも一つのCMOSトランジスタ
を備えており、 上記半導体基板の上に形成されたゲート絶縁膜と、該ゲ
ート絶縁膜の上に形成された多結晶シリコン膜とを有す
るとともに、 上記高融点金属シリサイド膜は、上記多結晶シリコン膜
の上に積層されており、 上記多結晶シリコン膜及び高融点金属シリサイド膜は、
上記CMOSトランジスタのゲート電極として機能する
ことを特徴とする半導体装置。
7. The semiconductor device according to claim 1, wherein the semiconductor device includes at least one CMOS transistor, and a gate insulating film formed on the semiconductor substrate; A polycrystalline silicon film formed on the gate insulating film, wherein the refractory metal silicide film is laminated on the polycrystalline silicon film, and the polycrystalline silicon film and the refractory metal silicide are The membrane is
A semiconductor device, which functions as a gate electrode of the CMOS transistor.
【請求項8】 半導体基板の上方に高融点金属シリサイ
ド膜を形成する工程と、 上記高融点金属シリサイド膜の上に、シリコン元素と他
の元素との化合物からなり、シリコン元素の含有率が当
該化合物の化学量論的組成式に基づく含有率よりも高い
Siリッチ型絶縁膜を形成する工程とを備えたことを特
徴とする半導体装置の製造方法。
8. A step of forming a refractory metal silicide film above a semiconductor substrate; and forming a refractory metal silicide film on the refractory metal silicide film by a compound of a silicon element and another element. Forming a Si-rich insulating film having a content higher than the content based on the stoichiometric composition formula of the compound.
【請求項9】 請求項8記載の半導体装置の製造方法に
おいて、 上記Siリッチ型絶縁膜の形成工程は、化学量論的組成
式がSi O2 で表されかつシリコン元素を過剰に含有す
るSiリッチ型シリコン酸化膜を形成するように行わ
れ、 上記Siリッチ型シリコン酸化膜を形成した後に不純物
イオンを高融点金属シリサイド膜中に注入する工程と、 上記不純物イオンの注入工程の後にシリコン酸化膜の上
部を酸化する工程とを有することを特徴とする半導体装
置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 8, wherein in the step of forming the Si-rich type insulating film, the stoichiometric composition formula is represented by SiO 2, and the Si-rich insulating film excessively contains a silicon element. Implanting impurity ions into the refractory metal silicide film after forming the Si-rich silicon oxide film; and forming the silicon oxide film after the impurity ion implantation process. Oxidizing the upper part of the semiconductor device.
【請求項10】 請求項8記載の半導体装置の製造方法
において、 上記Siリッチ型絶縁膜の形成工程は、化学量論的組成
式がSi3 N4 で表されかつシリコン元素を過剰に含有
するSiリッチ型シリコン窒化膜を形成するように行わ
れ、 上記Siリッチ型シリコン窒化膜を形成した後に不純物
イオンを高融点金属シリサイド膜中に注入する工程と、 上記不純物イオンの注入工程の後にシリコン窒化膜の上
部を窒化する工程とを有することを特徴とする半導体装
置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 8, wherein in the step of forming the Si-rich insulating film, the stoichiometric composition formula is represented by Si3 N4 and the Si-rich insulating film excessively contains a silicon element. Implanting impurity ions into the refractory metal silicide film after forming the Si-rich silicon nitride film, and forming the silicon nitride film after the impurity ion implantation process. And a step of nitriding the upper part.
【請求項11】 ジクロールシランと六弗化タングステ
ンとの混合ガスを熱分解して、半導体基板の上にタング
ステンシリサイド膜を形成する工程と、 その後、六弗化タングステンガスの供給を停止する一
方、亜酸化窒素ガスを導入し、ジクロールシランガスと
亜酸化窒素ガスとの混合ガスを熱分解させて、上記タン
グステンシリサイド膜の上にシリコン酸化膜を積層する
工程とを有することを特徴とする半導体装置の製造方
法。
11. A step of thermally decomposing a mixed gas of dichlorsilane and tungsten hexafluoride to form a tungsten silicide film on a semiconductor substrate, and then stopping supply of the tungsten hexafluoride gas. Introducing a nitrous oxide gas, thermally decomposing a mixed gas of a dichlorsilane gas and a nitrous oxide gas, and stacking a silicon oxide film on the tungsten silicide film. Device manufacturing method.
【請求項12】 半導体基板内に半導体素子を配設して
なる半導体装置の製造方法であって、 ジクロールシランと六弗化タングステンとの混合ガスを
熱分解して、半導体基板の上にタングステンシリサイド
膜を形成する工程と、 その後、六弗化タングステンガスの供給を停止する一
方、アンモニアガスを導入し、ジクロールシランガスと
アンモニアガスとの混合ガスを熱分解させて、上記タン
グステンシリサイド膜の上にシリコン窒化膜を積層する
工程とを有することを特徴とする半導体装置の製造方
法。
12. A method for manufacturing a semiconductor device comprising a semiconductor element disposed in a semiconductor substrate, wherein a mixed gas of dichlorosilane and tungsten hexafluoride is thermally decomposed to form tungsten on the semiconductor substrate. A step of forming a silicide film, and thereafter, while stopping the supply of the tungsten hexafluoride gas, introducing an ammonia gas, and thermally decomposing a mixed gas of a dichlorosilane gas and an ammonia gas to form a film on the tungsten silicide film. Laminating a silicon nitride film on the semiconductor device.
【請求項13】 請求項8記載の半導体装置の製造方法
において、 高融点金属シリサイド膜の形成工程は、ジクロールシラ
ンと六弗化タングステンとの混合ガスを熱分解して、半
導体基板の上にタングステンシリサイド膜を形成するよ
うに行われ、 Siリッチ型絶縁膜の形成工程は、タングステンシリサ
イド膜を形成した後、六弗化タングステンガスの供給を
停止する一方、亜酸化窒素ガスを導入し、ジクロールシ
ランガスと亜酸化窒素ガスとの混合ガスを熱分解させ
て、上記タングステンシリサイド膜の上にシリコン酸化
膜を積層するように行われることを特徴とする半導体装
置の製造方法。
13. The method of manufacturing a semiconductor device according to claim 8, wherein the step of forming the refractory metal silicide film comprises thermally decomposing a mixed gas of dichlorosilane and tungsten hexafluoride to form a film on the semiconductor substrate. The process of forming a tungsten silicide film is performed. In the step of forming a Si-rich type insulating film, after the tungsten silicide film is formed, the supply of the tungsten hexafluoride gas is stopped, and the nitrous oxide gas is introduced. A method of manufacturing a semiconductor device, wherein a mixed gas of chlorsilane gas and nitrous oxide gas is thermally decomposed to stack a silicon oxide film on the tungsten silicide film.
【請求項14】 請求項8記載の半導体装置の製造方法
において、 高融点金属シリサイド膜の形成工程は、ジクロールシラ
ンと六弗化タングステンとの混合ガスを熱分解して、半
導体基板の上にタングステンシリサイド膜を形成するよ
うに行われ、 Siリッチ型絶縁膜の形成工程は、タングステンシリサ
イド膜を形成した後、六弗化タングステンガスの供給を
停止する一方、アンモニアガスを導入し、ジクロールシ
ランガスとアンモニアガスとの混合ガスを熱分解させ
て、上記タングステンシリサイド膜の上にシリコン窒化
膜を積層するように行われることを特徴とする半導体装
置の製造方法。
14. The method for manufacturing a semiconductor device according to claim 8, wherein the step of forming the refractory metal silicide film comprises thermally decomposing a mixed gas of dichlorosilane and tungsten hexafluoride to form a film on the semiconductor substrate. The process of forming a tungsten silicide film is performed. After forming the tungsten silicide film, the supply of the tungsten hexafluoride gas is stopped, while the ammonia gas is introduced and the dichlorosilane gas is formed. A method for manufacturing a semiconductor device, comprising: thermally decomposing a mixed gas of hydrogen and ammonia gas to stack a silicon nitride film on the tungsten silicide film.
JP5153158A 1992-06-29 1993-06-24 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2740722B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5153158A JP2740722B2 (en) 1992-06-29 1993-06-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17036092 1992-06-29
JP4-170360 1992-06-29
JP5153158A JP2740722B2 (en) 1992-06-29 1993-06-24 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0677478A JPH0677478A (en) 1994-03-18
JP2740722B2 true JP2740722B2 (en) 1998-04-15

Family

ID=26481875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5153158A Expired - Fee Related JP2740722B2 (en) 1992-06-29 1993-06-24 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2740722B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585205B2 (en) * 1996-12-03 2010-11-24 株式会社東芝 Manufacturing method of semiconductor device
US6130145A (en) * 1998-01-21 2000-10-10 Siemens Aktiengesellschaft Insitu doped metal policide
US6376359B1 (en) * 1998-03-18 2002-04-23 United Microelectronics Corp. Method of manufacturing metallic interconnect
US6252284B1 (en) * 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
EP1524685B1 (en) * 2003-10-17 2013-01-23 Imec Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer
US20100224941A1 (en) * 2006-06-08 2010-09-09 Nec Corporation Semiconductor device
WO2009069421A1 (en) 2007-11-28 2009-06-04 Murata Manufacturing Co., Ltd. Elastic wave device
CN111902918A (en) * 2018-04-27 2020-11-06 株式会社国际电气 Method for manufacturing semiconductor device, substrate processing apparatus, and program

Also Published As

Publication number Publication date
JPH0677478A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
JP3781666B2 (en) Method for forming gate electrode and gate electrode structure
US5428244A (en) Semiconductor device having a silicon rich dielectric layer
US20010002071A1 (en) Boron incorporated diffusion barrier material
US20020050644A1 (en) Electrode structure and method for fabricating the same
JP2740722B2 (en) Semiconductor device and manufacturing method thereof
JPH0794731A (en) Semiconductor device and its manufacturing method
US20080265336A1 (en) Method of forming a high-k gate dielectric layer
US20040169240A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP3050165B2 (en) Semiconductor device and manufacturing method thereof
JP2889295B2 (en) Semiconductor device and manufacturing method thereof
JPH0922999A (en) Mis type semiconductor device and manufacture thereof
US6432801B1 (en) Gate electrode in a semiconductor device and method for forming thereof
JPH03205830A (en) Manufacture of semiconductor device and polycrystalline germanium
JP3238437B2 (en) Semiconductor device and method of manufacturing the same
JPH09246206A (en) Method for forming gate electrode
JPH08130216A (en) Semiconductor device and its manufacture
JPS61224435A (en) Semiconductor device
US5108953A (en) Method for fabricating a semiconductive device comprising a refractory metal silicide thin film
JP2001015754A (en) Method for forming conductive line of semiconductor device
JPH10125617A (en) Method of manufacturing semiconductor device
JP3095452B2 (en) Method for manufacturing semiconductor device
JPH05190855A (en) Thin-film transistor and manufacture thereof
JP2639451B2 (en) Method for manufacturing semiconductor device
JP2003258246A (en) Method of manufacturing field-effect transistor
JPH0878358A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980106

LAPS Cancellation because of no payment of annual fees