JPH0126176B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路の配線の製造方法に関
するものである。

半導体集積回路、特にマイクロコンピユータ等
の論理回路の中で使用されるバス・ラインは処理
するデータの並列ビツト数の２倍の数が必要であ
りこれらが並行して長い距離走るので集積回路の
チツプ上でかなりの面積を占め集積度の向上を阻
害する主なる原因の１つになつていた。従来、使
用されていた配線構造は第１図に断面略図を示す
如く、平坦な第１の絶縁膜１０１上にAl等の金
属による配線１０２が紙面に垂直な方向に複数本
並行して伸びており、更に第２の絶縁膜１０３が
前記第１の絶縁膜と金属配線とにより作られる凹
凸を持つた表面全体を覆う形で設けられたもので
あつた。この構造のまま集積度向上を計るために
微細化を実施しようとすると、いくつかの問題点
が生ずる。この構造の配線のピツチは金属線幅と
線間隔で決まるが、特に間隔を狭くする事は容易
でない。例えば厚さ0.8μmのAl配線の場合、
0.5μm幅の間隔を作ろうとすると、最先端技術で
現状では一般的でない電子ビーム露光法によるレ
ジストパターン形成やサイドエツチ量の少ないエ
ツチング方法が必須となる。また、第２の絶縁膜
を狭い間隔部分に均一に埋め込むのも極めて困難
である。更に、0.5μm程度の間隔しか無い状況で
は従来余り問題にされることが無かつた配線間容
量の増大がクロストーク等の原因としてクローズ
アツプされてくる。以上述べた如く従来構造のま
ま微細化しようとすると、現状ではプロセス自体
にかなりの困難が伴なうこと、またたとえ微細加
工ができても新たに配線間容量増大の問題が生ず
るなどの欠点がある。これを解決するため凹凸を
持つ絶縁膜の凹部並びに凸部の表面がそれぞれの
幅より狭い導電材料で被われている配線構造が提
案されている。

本発明は、上記従来構造の問題点を除去しうる
構造を容易に実現しうる新規な製造方法を提供す
ることを目的とするものである。

本発明によれば、上記本凹凸を持つ絶縁膜の凹
部並びに凸部の表面がそれぞれの幅より狭い導電
材料で被われている配線構造を持つ半導体装置の
製造方法として、絶縁膜表面に凹凸を形成する工
程と、金属あるいはシリコン等の導電性材料を実
効被着速度が正の状態での高周波バイアススパツ
タ法で少くとも前記絶縁膜表面凹凸の高さ以上の
厚さだけ被着する工程と、前記絶縁膜表面凹凸段
差の肩部分に被着された前記導電性材料を選択的
に逆スパツタ法あるいは実効被着速度が負の状態
での高周波バイアススパツタ法でエツチングする
工程とを含むことを特徴とする半導体装置の製造
方法を得る。

以下、本発明による製造方法を適用する構造の
例を第２図の部分断面略図を用いて説明する。表
面に凹凸を持つた絶縁膜２０１上に、凹部並びに
凸部の幅よりわずかに幅の狭いAl等の金属によ
る配線２０２が紙面に垂直な方向に複数本並行し
て伸びており、更に第２の絶縁膜２０３がその表
面を覆つた構造である。この構造では並行して走
る金属配線は１本毎に凹部と凸部の上に配置され
るので隣接する配線各々の側面同志が相対する
（平行する）面積は従来構造に比べて非常に小さ
くできるので、配線間隔が0.5μm程度以下になつ
ても配線間容量は極めて小さく抑えることができ
る。また、隣接配線間には狭い溝ができないので
第２の絶縁膜２０３被着時に溝の埋め込みに関す
る問題は生じない。

しかしながら上記構造の製造プロセスは従来一
般的に知られているプロセス技術の組み合わせだ
けでは容易に得られない事は想像に難くない。

第３図は前記構造を従来のプロセス技術で形成
しようとする場合の模式断面図で、プロセスの順
を追つて示したものである。第３図ａはシリコン
酸化膜３０１の表面に幅2μm、段差部の高さ
0.6μm程度の凹凸の繰返しパターンを通常のホト
リソグラフイと反応性スパツタエツチングを組み
合わせて形成した状態を示す。第３図ｂは厚さ
0.7〜0.8μm程度の金属例えばAl３０２を電子ビ
ーム蒸着法、あるいはスパツタ法等の真空蒸着法
で全面に被着したのち、ホトレジスト３０３を被
着し金属配線パターンとして露光、現像した状態
を示す。この時配線パターンと、シリコン酸化膜
の凹凸との重ね合わせは±0.1μm程度の極めて高
い精度が要求される現時点では利用可能な露光装
置は殆どない。また0.4〜0.5μm程度の配線間隔は
電子ビーム露光装置による以外にはパターンを切
る事は不可能であり、またシリコン酸化膜の段差
部近傍では厚いAlが被着され、更にその上に塗
布された厚さの一様でないレジスト膜３０３にパ
ターン形成することになるので、現像後のレジス
トパターン自体の精度の維持も極めて難しい。第
３図ｃは、困難なレジストパターン形成と位置合
わせに成功したと仮定し、Alを反応性スパツタ
エツチング等でエツチングし、レジストを剥離し
た状態を示す。この時、シリコン酸化膜の凹部上
のAl配線３０２ｂは平坦な表面にはならず隣接
する凸部上の配線３０２ａの側面と並行する面を
持つ突起ができてしまう。これでは線間容量は従
来構造のものと同様に大きくなり、更にその上に
第２の絶縁膜を被着する際の埋め込みの問題も解
決されないことになる。

以上、既に知られている最先端の露光技術とエ
ツチング技術の組み合わせを駆使しても本発明に
よる新規な構造を実現するのは困難である。その
問題の第１は、下地の絶縁膜の凹凸パターンと導
電材料パターンとの位置合わせの困難さであり、
第２は凹凸段差での導電材料の膜形状の制御性の
悪さである。

本発明の製造方法は高周波バイアススパツタ法
の特徴を生かしたものである。高周波バイアスス
パツタでは膜の堆積とリスパツタが同時進行して
おりその差が実効的被着速度になると共に、その
速度は下地斜面の角度によつて異なる。またそれ
らはバイアス電圧の変化である程度任意に変え得
る。したがつて、高周波バイアススパツタ法を用
いるとホトレジストプロセスなしで自己整合的に
導電材料パターンを形成できるので前記第１の位
置合わせの問題は全くなくなり、段差部での導電
材料の被着形状の制御も容易であり再現性、歩留
り共に良好である。

第４図は本発明の製造方法の１実施例を示す模
式断面図である。第４図ａは表面に凹凸を設けた
絶縁膜４０１の表面にシリコン、Al、Mo等の導
電材料４０２を実効被着速度が正の状態での高周
波バイアススパツタ法により前記絶縁膜の段差の
厚さ程度に被着した状態を示す。この高周波バイ
アススパツタ法による被着膜の段差部分の断面形
状の特徴は従来の方法、例えば電子ビーム蒸着法
等によるものに比較して段差肩部にオーバーハン
グができないので被着膜の段差側面への埋込み状
態が非常に良く、かつ、被着膜の段差側面ｓと下
地絶縁膜の段差側面ｔとが上下に近接して形成さ
れることである。電子ビーム蒸着法等によると第
５図に示す如く、絶縁膜５０１の凸部上に被着さ
れた導電材料５０２ａにオーバーハングｈが発達
し、その影になつて凹部の導電材料５０２ｂの被
着が阻害され段差側面まで密に埋め込まれないこ
とがあり、特に凹部の幅が狭くなつた場合には殆
ど被着されなくなるのが問題である。

第４図ｂは第４図ａの状態のものを逆スパツタ
法によりエツチングしたもので、逆スパツタ法の
特徴である斜面部分のエツチング速度が平面での
それに比較して大きいことを利用した選択エツチ
ングにより、前記絶縁膜凸部上に被着された導電
材料の側面ｓは選択的に後退し、絶縁膜凸部上の
導電材料４０２ａと凹部上の導電材料４０２ｂに
分離され電気的に絶縁される。また、この選択エ
ツチングには逆スパツタ法の代わりに実効被着速
度が負の状態での高周波バイアススパツタ法も利
用できる。

【図面の簡単な説明】

第１図は従来の多数並行配線の略断面図、第２
図は従来の多数並行配線の欠点を回避できる改良
多数並行配線構造の略断面図、第３図は改良構造
を従来の一般的なプロセスで製造する場合を説明
する略断面図、第４図は改良構造を製造するため
の本発明による新プロセスを説明する略断面図、
第５図は従来の製造方法を説明するための概略断
面図。 番号及び記号の説明 １０１，２０１，３０
１，４０１，５０１…第１の絶縁膜、１０２，２
０２，３０２，４０２，５０２…Al等配線金属、
１０３，２０３…第２の絶縁膜、３０３…ホトレ
ジスト、ａ…凸部上を示す添字、ｂ…凹部上を示
す添字。

Claims (1)

【特許請求の範囲】
1. １ 絶縁膜表面に凹凸を形成する工程と、金属あ
   るいはシリコン等の導電性材料を実効被着速度が
   正の状態での高周波バイアススパツタ法で、少く
   とも前記絶縁膜表面凹凸の高さ以上の厚さだけ被
   着する工程と、前記絶縁膜表面凹凸段差の肩部分
   に被着された前記導電性材料を選択的に逆スパツ
   タ法あるいは実効被着速度が負の状態での高周波
   バイアススパツタ法でエツチングする工程とを含
   むことを特徴とする半導体装置の製造方法。