JPH01259398A

JPH01259398A - アドレス発生装置

Info

Publication number: JPH01259398A
Application number: JP63086290A
Authority: JP
Inventors: Hiroshi Yagi; 博矢木
Original assignee: Sega Enterprises Ltd
Current assignee: Sega Corp
Priority date: 1988-04-09
Filing date: 1988-04-09
Publication date: 1989-10-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はメモリ上の所定の領域をアクセスするアクセス
アドレスを発生するアドレス発生装置に関する。

［従来の技術］ビデオゲームにおける文字や人物などのキャラクタの原
画像はＲＯＭに格納されていて、このキャラクタを表示
する場合には、ＲＯＭからキャラクタを読出し、ＣＲＴ
表示用のフレームメモリに書込むようにしている。書込
む最初の点である原点アドレスを指定することにより、
フレームメモリ中の任意の場所にキャラクタを書込むこ
とが可能である。

フレームメモリに原画像を書込む場合に、キャラクタを
拡大したり、縮小したりする必要が生ずる場合がある。

さらにキャラクタを回転させたり、反転させたりする必
要が生ずる場合もある。単にキャラクタを２倍に拡大し
たり１／２に縮小したりする場合は、ＲＯＭを読出すと
きに簡単な制御をすればよい、しかし、所定角度の回転
や反転したりする場合には、制御が複雑になるため、従
来は予め変形させたキャラクタをＲＯＭに格納し、これ
を読出して用いていた。

［発明が解決しようとする課題］このように従来はキャラクタを変形させて表示させたい
場合には、簡単な制御ですむ場合以外は予め変形キャラ
クタをＲＯＭに書込んで用いていた。このためキャラク
タを記憶しておくＲＯＭの容量が多くなってしまうとい
う問題があった。また、近年はビデオゲームを面白くす
るために、単にキャラクタの拡大、縮小、回転等だけで
はなく、これらを複雑に組合わせたり、キャラクタを潰
すように変形させたりという要求が多くなり、ＲＯＭに
それぞれの変形キャラクタを用意することでは、かかる
多彩な要求に対応することが事実上不可能になっていた
。

本発明は上記事情を考慮してなされたもので、多彩な要
求にも応じるようなアクセスアドレスを発生することが
できるアドレス発生装置を提供することを目的とする。

［課題を解決するための手段］上記目的は、原点アドレスから開始し、主走査線に沿っ
てアドレスを変化させ、この主走査線の開始アドレスを
副走査方向に沿って変化させることにより、メモリ上の
所定の領域をアクセスするアクセスアドレスを発生する
アドレス発生装置において、第１の変位量に従って前記
原点アドレスをｊ順次変位させて、主走査線の開始アド
レスを出力する第１の手段と、第２の変位量に従って前
記第１の手段からの開始アドレスを順次変位させて、ア
クセスアドレスを出力する第２の手段とを備え、前記所
定の領域を任意に変形させたアクセスアドレスを発生す
ることを特徴とするアドレス発生装置により達成される
。

［作　用コ本発明は以上のように構成されているので、第１の変位
量、第２の変位量により所定領域を任意に変形させるこ
とができ、原点アドレスをかえることにより、任意の所
定領域を走査することができる。

［実施例］本発明を図示の実施例に基づいて説明する。

第１図に本発明の一実施例によるアドレス発生装置を示
す、このアドレス発生装置は所定の領域を任意に変形さ
せたアクセスアドレスを発生することができる装置であ
る。第２図（ａ）に示すようにメモリ２中の領域４に書
込むためのアドレスを発生する場合を例として考える。

なお、本実施例ではメモリ２のアドレスを座標値（Ｘ、
Ｙ）で表現している。メモリ２の横方向のビット数がＬ
ｘであれば、座標値（Ｘ、Ｙ）と実際のアドレスＡｄと
の関係はＡｄ＝ＬｘＸＹ＋Ｘとなる。

原点は、領域４の予め決められた点、第２図では領域２
の左上端の０点であり、開始アドレスの変位量は、主走
査線６の開始点の移動方向を示す変位ベクトルＰであり
、主走査線の変位量は、主走査線６の走査方向を示す変
位ベクトルＱである。

このような場合、アドレス発生装置１０には、第１図に
示すように、■原点アドレス（Ｏｘ、Ｏｙ）と、■開始
アドレスの変位量（Ｐｘ、Ｐｙ）と、■主走査線６の変
位ｉ　（Ｑｘ、Ｑｙ）が入力され、アドレス発生装置１
０からは最終的にアクセスアドレス（Ａｘ、Ａｙ）が出
力される。開始アドレスの変位量Ｐｘ、Ｐｙは、第２図
（ｂ）に示すように変位ベクトルＰのＸ軸及びＹ軸の成
分であり、主走査１１６の変位ｉＱｘ、Ｑｙは、変位ベ
クトルＱのＸ軸及びＹ軸の成分である。

アドレス発生装置１０は、第１図に示すように、はぼ同
様の構成である４つのブロック２０．３０．４０．５０
から構成されている。

ブロック２０は、原点アドレスＯのＸ座標Ｏｘから開始
して変位量Ｐｘに従って順次変位させて、主走査線６の
開始アドレスＳのＸ座標Ｓｘを出力する。ブロック２０
はセレクタ２１とラッチ２２と加算器２３から構成され
ている。セレクタ２１は、原点アドレスＯのＸ座標Ｏｘ
と加算器２３の出力とを選択するものである。このセレ
クタ２１の出力は、制御信号φ２によりラッチ２２でラ
ッチされ、開始アドレスＳのＸ座％　Ｓ　ｘとして出力
される。加算器２３はラッチ２２の出力Ｓｘと変位量Ｐ
ｘとを加算し、加算結果はセレクタ２１に戻される。

最初、主走査は原点アドレスＯから開始されるので、セ
レクタ２１により原点アドレスのＸ　ＩＮ　ｔＫｊＯｘ
が選択されラッチ２２に出力される。これは、１本目の
主走査が終了するまで変化しない。２本目の主走査にな
ると、開始アドレスＳが変位するが、この変位は加算器
２３により演算される。すなわち、加算器２３により現
在の開始アドレスＳのＸ座標Ｓｘに変位量Ｐｘが加算さ
れる。加算結果はセレクタ２１に戻され、セレクタ２１
は、この加算結果をラッチ２２に出力するように制御信
号φ１により制御される。ラッチ２２は制御信号φ２に
より加算結果をラッチし、次の走査線６の開始アドレス
ＳのＸ座標Ｓｘ　（＝Ｏｘ＋Ｐｘ）が出力される。

ブロック３０は朋始アドレスＳのＹ座標ｓｙを出力する
もので、ブロック２０と同様に、セレクタ３１とラッチ
３２と加算器３３から構成されている。セレクタ３１は
、原点アドレスＯのＹ座標Ｏｙと加算器３３の出力とを
選択するものである。

このセレクタ３１の出力は、制御信号φ２によりラッチ
３２でラッチされ、開始アドレスＳのＹ座標ｓｙとして
出力される。加算器３３はラッチ３２の出力と変位量ｐ
ｙとを加算し、加算結果はセレクタ３１に戻される。

最初、主走査は原点アドレス０から開始されるので、セ
レクタ３１により原点アドレスのＹ座標０、ｙが選択さ
れラッチ３２に出力される。２本目の主走査になると、
開始アドレスＳが変位するが、この変位は加算器３３に
より演算される。すなわち、加算器３３により現在の開
始アドレスＳのＹ座標ｓｙに変位量ｐｙが加算される。

加！結果はセレクタ３１に戻され、セレクタ３１は、加
３Ｅ結果をラッチ３２に出力するように制御信号φ１に
より制御される。ラッチ３２は制御信号φ２により加算
結果をラッチし、次の走査線６の開始アドレスＳのＹ座
標Ｓｙ　（＝Ｏｙ＋Ｐｙ）が出力される。

このように、ブロック２０．３０により開始アドレスＳ
を変位量Ｐｘ、Ｐｙにしたがって変位させることにより
、第３図（ａ）に示すように開始アドレスＳが順次Ｓ１
、Ｓ２、・・・と変位１１Ｐｘ、Ｐｙに応じて変位され
る。

ブロック４０は、ブロック２０の出力である開始アドレ
スＳのＸ座標Ｓｘから変位量Ｑｘにより定まる走査線６
に沿ったアクセスアドレスＡｘを生成する。ブロック４
０は、ブロック２０．３゜と同様に、セレクタ４１とラ
ッチ４２と加算器４３から構成されている。セレクタ４
１は、開始アドレスＳのＸ座標Ｓｘと加算器４３の出力
とを選択するものである。このセレクタ４１の出力は、
制御信号φ４によりラッチ４２でラッチされ、アクセス
アドレスＡのＸ　ｕ　１！　Ａ　ｘとして出力される。

加算器４３はラッチ４２の出力Ａｘと変位量Ｑｘとを加
算し、加算結果はセレクタ４１に戻される。

最初、主走査は開始アドレスＳから開始されるので、制
御信号φ３によりセレクタ４１で開始アドレスのＸ座標
Ｓｘが選択され、ラッチ４２に出力される０次のアクセ
スではアクセスアドレスＡが変位するが、この変位は加
算器４３により演算される。すなわち、加算器４３によ
り現在のアクセスアドレスＡのＸ座標Ａｘに変位量Ｑｘ
が加算される。加算結果はセレクタ４１に戻され、セレ
クタ４１は、加算結果をラッチ４２に出力するように制
御信号φ３により制御される。ラッチ４２は制御信号φ
４により加算結果をラッチし、次のアクセスアドレスＡ
のＸ座標Ａｘ　（＝Ｓｘ＋Ｑｘ）が出力される。

ブロック５０は、ブロック３０の出力である開始アドレ
スＳのＹ座標ｓｙから変位量Ｑｙにより定まる走査線６
に沿ったアクセスアドレスＡｙを生成する。ブロック５
０は、ブロック２０．３０．４０と同様に、セレクタ５
１とラッチ５２と加算器５３から構成されている。セレ
クタ５１は、開始アドレスＳのＹ座標ｓｙと加算器５３
の出力とを選択するものである。このセレクタ５１の出
力は、制御信号φ４によりラッチ５２でラッチされ、ア
クセスアドレスＡのＹ座標Ａｙとして出力される。加算
器５３はラッチ５２の出力Ａｙと変位量Ｑｙとを加算し
、加算結果はセレクタ５１に戻される。

最初、主走査は開始アドレスＳから開始されるので、セ
レクタ５１により開始アドレスのＹ座標ｓｙが選択され
ラッチ５２に出力される０次のアクセスにはアクセスア
ドレスＡが変位するが、この変位は加算器５３により演
算される。すなわち、加算器５３により現在のアクセス
アドレスＡのＹ座標Ａｙに変位量Ｑｙが加算される。加
算結果はセレクタ５１に戻され、セレクタ５１は、加算
結果をラッチ５２に出力するように制御信号φ３により
制御される。ラッチ５２は制御信号φ４により加算結果
をラッチし、次のアクセスアドレスＡのＹ座標Ａｙ　（
＝Ｓｙ＋Ｑｙ）が出力される。

このように、ブロック４０．５０によりアクセスアドレ
スＡを変位量Ｑｘ、Ｑｙにしたがって変位させることに
より、第３図（ｂ）に示すようにアクセスアドレスＡが
順次ＡＩ、Ａ２、・・・と変位量Ｑｘ、Ｑｙに応じて変
位される。

本実施例によるアドレス発生装置を用いれば、原画像の
拡大、縮小、回転、反転等を自由に行うことができる０
例えば、第４図に示すようにＲＯＭ１００に格納された
キャラクタの原画像を読出して、表示のためのフレーム
メモリ１１０に書込む場合について説明する。この場合
、ＲＯＭ１００の読出しアドレスを本実施例のアドレス
発生装置１２０により発生させ、フレームメモリ１１０
の書込みアドレスを本実施例のアドレス発生装置１３０
により発生させるようにすると、ＲＯＭ　１００中の任
意の原画像をフレームメモリ１１０の任意の位置に拡大
、縮小、回転、反転等を行って書込むことができる。

ＲＯ１４１００中のどの原画像を読出すかは、アドレス
発生装置１２０の原点アドレス０により決定される。ア
ドレス発生装置１２０の変位Ｐｘ＝０、Ｐｙ＝１．Ｑｘ
＝１、ｑｙ＝ｏとして、格納された原画像が変形されず
に読出されるようにする（第５図（ａ）　’）　、画像
の拡大、縮小、回転、反転等は、アドレス発生袋！１３
０の変位Ｐｘ、Ｐｙ、Ｑｘ、Ｑｙを次に示すように定め
ることにより行う。

■　縦と横の大きさを２倍にする場合には（第５図（ｂ
））、アドレス発生装置１３０の変位Ｐｘ、Ｐｙ、Ｑｘ
、Ｑｙを次のように定める。

Ｐｘ＝０、Ｐｙ＝２Ｑｘ＝２、Ｑｙ＝０ ■　縦だけを１／２に縮小する場合にはく第５図（Ｃ）
）次のように定める。

Ｐｘ＝Ｏ１Ｐｙ＝１／２Ｑｘ工１、Ｑｙ＝０ ■　大きさを変えないで４５度回転させる場合には（第
５図（ｄ））次のように定める。

Ｐ　ｘ　＝　−１／　Ｊ　２、Ｐ　ｙ　＝　＋　１　／
　Ｊ　２Ｑｘ＝＋１／Ｊ２、Ｑｙ＝＋　１／Ｊ２■　斜
めに傾ける場合には（第５図（ｅ））次のように定める
。

Ｐ　ｘ　＝　−１／　２、Ｐｙ＝１Ｑｘ＝＋１、　　Ｑｙ＝０ ■　反転させる場合には（第５図は））次のように定め
る。

Ｐｘ＝Ｏ１Ｐｙ＝１Ｑｘ＝−１、Ｑｙ＝０上述の具体例では、変形しないように読出して、書込み
時に変形させたが、逆に変形させて読出して、書込み時
に変形しないようにしてもよい、また、読出し時にも書
込み時にも変形させてもよい。

さらに、原点アドレスをダイナミックに変化させるよう
にすれば、種々の効果的な画像を得ることができる。

本発明は上記実施例に限らず種々の変形が可能である０
例えば、変位量に従って原点アドレスを順次変位させて
、主走査線の開始アドレスを出力するものであれば、第
１図に示すブロック２ｏ、３０の構成に限らない、また
、変位量に従って開始アドレスを順次変位させて、アク
セスアドレスを出力するものであれば、第１図に示すブ
ロック４０．５０の構成に限らない。

［発明の効果］以上の通り本発明によれば種々の変形の要求に応じるよ
うなアクセスアドレスを発生することができるフレキシ
ビリティのあるアドレス発生装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例によるアドレス発生装置のブ
ロック図、第２図、第３図は同アドレス発生装置の動作
を説明するための図、第４図は同アドレス発生装置を用
いた具体例を示すブロック図、第５図は同具体例の動作
を示す図である。２１．３１．４１．５２・・・セレクタ、２２．３２．
４２．５２・・・ラッチ、２３．３３．４３．５３・・
・加算器。出願人　株式会社セガ・エンタープライゼス代理人　弁
理士　　　北　　野　　好　　人第２図ｄ二　　〇。（α）（ｂ）＜ｅ）（ｆ）第５図（ｃ＞　　　　　（ｄ）手続補正書昭和６３年　５月　７３日１　事件の表示昭和６３年特許願第　８６２９０号２　発明の名称アドレス発生装置３　補正をする者事件との関係　　特許出願人株式会社セガ・エンタープライゼス４代理人８７４７　　弁理士　　北　野　好　人５　補正命令の
日付７　補正の対象委任状及び図面８　補正の内容

Claims

【特許請求の範囲】１、原点アドレスから開始し、主走査線に沿ってアドレ
スを変化させ、この主走査線の開始アドレスを副走査方
向に沿って変化させることにより、メモリ上の所定の領
域をアクセスするアクセスアドレスを発生するアドレス
発生装置において、第１の変位量に従つて前記原点アド
レスを順次変位させて、主走査線の開始アドレスを出力
する第１の手段と、第２の変位量に従って前記第１の手段からの開始アドレ
スを順次変位させて、アクセスアドレスを出力する第２
の手段とを備え、前記所定の領域を任意に変形させたアクセスアドレスを
発生することを特徴とするアドレス発生装置。前記第１の手段は、第１のラッチ手段と、前記第１のラッチ手段にラッチされたアドレスと前記第
１の変位量を加算する第１の加算手段と、前記開始アドレスの出力開始時には前期原点アドレスを
選択し、その後は前記第１の加算手段の加算結果を選択
し、前記第１のラッチ手段に出力する第１の選択手段と
を有し、前記第１のラッチ手段にラッチされたアドレスを前記開
始アドレスとして出力し、前記第２の手段は、第２のラッチ手段と、前記第２のラッチ手段にラッチされたアドレスと前記第
２の変位量を加算する第２の加算手段と、前記アクセスアドレスの出力開始時には前期開始アドレ
スを選択し、その後は前記第２の加算手段の加算結果を
選択し、前記第２のラッチ手段に出力する第２の選択手
段とを有し、前記第２のラッチ手段にラッチされたアドレスを前記ア
クセスアドレスとして出力することを特徴とするアドレス発生装置。