JPH01251094A - グラフィックディスプレイ装置 - Google Patents
グラフィックディスプレイ装置Info
- Publication number
- JPH01251094A JPH01251094A JP63079539A JP7953988A JPH01251094A JP H01251094 A JPH01251094 A JP H01251094A JP 63079539 A JP63079539 A JP 63079539A JP 7953988 A JP7953988 A JP 7953988A JP H01251094 A JPH01251094 A JP H01251094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- picture drawing
- engines
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 abstract 2
- 239000002131 composite material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000009877 rendering Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は上位の処理装置から与えられる描画コマンド列
を解釈実行し、画像メモリに描画を行う機能を持った複
数の描画エンジンを備えたグラフィックディスプレイ装
置に関する。
を解釈実行し、画像メモリに描画を行う機能を持った複
数の描画エンジンを備えたグラフィックディスプレイ装
置に関する。
（従来の技術）
従来より、複数の描画エンジンを持ち、これらの描画エ
ンジンが処理すべき描画コマンドを、分担して並列処理
する、あるいは、１画素を構成するメモリビット（例え
ば８ビツト／ビクセル）を分担して並列処理するように
したグラフィックディスプレイ装置がある。この様な装
置においては、コマンド列の終了を、それぞれの描画エ
ンジンのステータスをポーリングしたり、それぞれの描
画エンジンからの描画コマンド終了インタラブドを受け
ることによって、検出していた。
ンジンが処理すべき描画コマンドを、分担して並列処理
する、あるいは、１画素を構成するメモリビット（例え
ば８ビツト／ビクセル）を分担して並列処理するように
したグラフィックディスプレイ装置がある。この様な装
置においては、コマンド列の終了を、それぞれの描画エ
ンジンのステータスをポーリングしたり、それぞれの描
画エンジンからの描画コマンド終了インタラブドを受け
ることによって、検出していた。
ところで、並列処理型のグラフィックディスプレイ装置
は、複数の描画エンジンで一つの同じ画像を生成する場
合と、それぞれの描画エンジンが、それぞれ別の画像を
生成し、それらを合成表示する場合とがある。複数の描
画エンジンで一つの同じ画像を生成する場合は、表示画
面の乱れを防止するために、複数の描画エンジンの描画
コマンド処理の同期をとる必要がある。これに対してそ
れぞれの描画エンジンが、それぞれ別の画像を生成し、
それらを合成表示する場合は、そのような同期をとる必
要は無い。
は、複数の描画エンジンで一つの同じ画像を生成する場
合と、それぞれの描画エンジンが、それぞれ別の画像を
生成し、それらを合成表示する場合とがある。複数の描
画エンジンで一つの同じ画像を生成する場合は、表示画
面の乱れを防止するために、複数の描画エンジンの描画
コマンド処理の同期をとる必要がある。これに対してそ
れぞれの描画エンジンが、それぞれ別の画像を生成し、
それらを合成表示する場合は、そのような同期をとる必
要は無い。
従来装置においては、この様な制御をソフトウェアの処
理のみで行っており、パフォーマンスの確保と描画の同
期とを両立させる上で問題があった。
理のみで行っており、パフォーマンスの確保と描画の同
期とを両立させる上で問題があった。
（発明が解決しようとする課題）
本発明は、この様な問題点に鑑みてなされたものであっ
て、その目的は、簡単な構成を付加することによって、
（ａ）複数の描画エンジンを１枚の画像生成に用いる場
合の描画の同期、（ｂ）複数の描画エンジンを用いて、
それぞれ独立の画像を描画し、これを合成して表示する
場合の描画パフォーマンスの向上の両者を達成すること
のできるグラフィックディスプレイ装置を実現すること
にある。
て、その目的は、簡単な構成を付加することによって、
（ａ）複数の描画エンジンを１枚の画像生成に用いる場
合の描画の同期、（ｂ）複数の描画エンジンを用いて、
それぞれ独立の画像を描画し、これを合成して表示する
場合の描画パフォーマンスの向上の両者を達成すること
のできるグラフィックディスプレイ装置を実現すること
にある。
（課題を解決するための手段）
前記した課題を解決する本発明は、上位の処理装置から
与えられる描画コマンド列を解釈実行し、画像メモリに
描画を行う機能を持った複数の描画エンジンを備えたグ
ラフィックディスプレイ装置において、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理積回路と、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理和回路と、 前記論理積回路からの信号と前記論理和回路からの信号
とを画像生成の仕方に応じて選択し、当該選択した信号
を前記上位の処理装置に割り込み信号として与える割り
込みモード切り替えスイッチとを設けたものである。
与えられる描画コマンド列を解釈実行し、画像メモリに
描画を行う機能を持った複数の描画エンジンを備えたグ
ラフィックディスプレイ装置において、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理積回路と、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理和回路と、 前記論理積回路からの信号と前記論理和回路からの信号
とを画像生成の仕方に応じて選択し、当該選択した信号
を前記上位の処理装置に割り込み信号として与える割り
込みモード切り替えスイッチとを設けたものである。
（伴用）
１つのオブジェクト画像を描画する場合は、切り替えス
イッチは、論理積回路からの信号を選択して割り込み信
号とし、独立の画像を合成して表示する場合は、論理和
回路からの信号を選択して割り込み信号とする。これに
よって上位処理装置の割り込み処理のオーバヘッドを低
減させる。
イッチは、論理積回路からの信号を選択して割り込み信
号とし、独立の画像を合成して表示する場合は、論理和
回路からの信号を選択して割り込み信号とする。これに
よって上位処理装置の割り込み処理のオーバヘッドを低
減させる。
（実施例）
以下図面を用いて、本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示す構成ブロック図であ
る０図において、ｌは上位の処理装置、２１．２２は上
位の処理装置１からシステムバスＳＢを介して与えられ
る描画コマンド列を解釈実行し、画像メモリに描画を行
う機能を持った複数の描画エンジンで、ここでは２つの
描画エンジンを設けたものを示す。
る０図において、ｌは上位の処理装置、２１．２２は上
位の処理装置１からシステムバスＳＢを介して与えられ
る描画コマンド列を解釈実行し、画像メモリに描画を行
う機能を持った複数の描画エンジンで、ここでは２つの
描画エンジンを設けたものを示す。
３１．３２はそれぞれ対応する描画エンジン２１．２２
からの信号を受け、描画される画像データが書き込まれ
る画像メモリである。
からの信号を受け、描画される画像データが書き込まれ
る画像メモリである。
４は画像メモリ２１．２２からの信号を入力するカラー
ルックアップテーブル、５は画像メモリ２１．２２に格
納されている画像データを読みだし、カラールックアッ
プテーブルに導く表示エンジンである。ここでは表示エ
ンジン５は、カラールックアップテーブル４のマツピン
グをリアルタイムで変えることにより、例えば８ビツト
／ビクセルと、４ビツト／ビクセル２画面合成表示の２
種類のウィンドタイプの表示を行えるように構成されて
いる。
ルックアップテーブル、５は画像メモリ２１．２２に格
納されている画像データを読みだし、カラールックアッ
プテーブルに導く表示エンジンである。ここでは表示エ
ンジン５は、カラールックアップテーブル４のマツピン
グをリアルタイムで変えることにより、例えば８ビツト
／ビクセルと、４ビツト／ビクセル２画面合成表示の２
種類のウィンドタイプの表示を行えるように構成されて
いる。
６はカラールックアップテーブル４からの表示データを
表示するＣＲＴのような表示手段である。
表示するＣＲＴのような表示手段である。
これらの構成は、公知のグラフィックディスプレイ装置
のものと同様である。
のものと同様である。
７１は複数の描画エンジン２１．２２からの描画終了通
知をそれぞれ入力する論理積回路、７２は複数の描画エ
ンジン２１．２２からの描画終了通知をそれぞれ入力す
る論理和回路、８は論理積回路７１からの信号と論理和
回路７２からの信号とを画像生成の仕方に応じて選択し
、当該選択した信号を上位の処理装置１に割り込み信号
として与える割り込みモード切り替えスイッチである。
知をそれぞれ入力する論理積回路、７２は複数の描画エ
ンジン２１．２２からの描画終了通知をそれぞれ入力す
る論理和回路、８は論理積回路７１からの信号と論理和
回路７２からの信号とを画像生成の仕方に応じて選択し
、当該選択した信号を上位の処理装置１に割り込み信号
として与える割り込みモード切り替えスイッチである。
ここでは例えば、描画エンジン２１．２２で４ビツト／
ピクセル２画面のウィンドウに描画する場合、切り替え
スイッチ８は、接点ａ側に接続され、論理積回路７１か
らの信号を選択し、８ビツト／ピクセルのウィンドウ（
それぞれの描画エンジン２１．２２が４ビツトづつ受は
持ち、同じ画像を一緒に描画する）に描画する場合には
、切り替えスイッチ８は、接点す側に接続され、論理和
回路７２からの信号を選択するようになっている。
ピクセル２画面のウィンドウに描画する場合、切り替え
スイッチ８は、接点ａ側に接続され、論理積回路７１か
らの信号を選択し、８ビツト／ピクセルのウィンドウ（
それぞれの描画エンジン２１．２２が４ビツトづつ受は
持ち、同じ画像を一緒に描画する）に描画する場合には
、切り替えスイッチ８は、接点す側に接続され、論理和
回路７２からの信号を選択するようになっている。
このように構成した装置の動作を次に説明する。
はじめに８ビツト／ピクセルの両面を描画させる場合に
ついて説明する。この場合、切り替えスイッチ８は、上
位処理装置１からの指令により接点ｂｒｙＵに接続され
る。また、描画エンジン２１．２２は上位処理装置１か
ら、カラーデータを除いてほとんど同じ描画コマンド列
を受け、それを処理する。この処理中においてもし、描
画コマンド列の処理の同期が乱れ、例えば、描画エンジ
ン２１の処理が遅れたとすると、合成画像には、定義さ
れないコードが現れ、映像にちらつきや乱れが生ずるこ
ととなる０本発明の装置においては、各描画エンジン２
１．２２での描画終了通知は、論理和回路７２、切り替
えスイッチ８を介して、上位処理装置１に割り込みとし
て印加される。この割り込みを受けた、上位処理装置は
、２つの描画エンジンが同期して動作するように、事象
の待ち合わせを行わせる等のコマンドを出力する。
ついて説明する。この場合、切り替えスイッチ８は、上
位処理装置１からの指令により接点ｂｒｙＵに接続され
る。また、描画エンジン２１．２２は上位処理装置１か
ら、カラーデータを除いてほとんど同じ描画コマンド列
を受け、それを処理する。この処理中においてもし、描
画コマンド列の処理の同期が乱れ、例えば、描画エンジ
ン２１の処理が遅れたとすると、合成画像には、定義さ
れないコードが現れ、映像にちらつきや乱れが生ずるこ
ととなる０本発明の装置においては、各描画エンジン２
１．２２での描画終了通知は、論理和回路７２、切り替
えスイッチ８を介して、上位処理装置１に割り込みとし
て印加される。この割り込みを受けた、上位処理装置は
、２つの描画エンジンが同期して動作するように、事象
の待ち合わせを行わせる等のコマンドを出力する。
次に、４ビツト／ピクセル２画面の合成を行うウィンド
ウに描画する場合は、切り替えスイッチ８は、上位処理
装置１からの指令により接点ａｌｌ１１に接続される。
ウに描画する場合は、切り替えスイッチ８は、上位処理
装置１からの指令により接点ａｌｌ１１に接続される。
この場合、描画エンジン２１．２２は、それぞれ独立に
動作してよく、それぞれの描画終了通知は、論理積回路
７１、切り替えスイッチ８を介して上位の処理装置１に
、独立して与えられる。
動作してよく、それぞれの描画終了通知は、論理積回路
７１、切り替えスイッチ８を介して上位の処理装置１に
、独立して与えられる。
以上のように、上位の処理装置１は、８ビツト／ピクセ
ルの画面描画時には、切り替えスイッチ８を接点ｂｌｌ
に接続し、論理和回路７２からの信号を割り込みで与え
られるようにし、描画コマンド列を各描画エンジン２１
．２２に与え、描画終了割り込みを受けたら、切り替え
スイッチ８を接点ａｌｌｌに接続させることで、描画の
同期不良による表示の乱れ防止によるパフォーマンスの
低下を防ぐことができる。
ルの画面描画時には、切り替えスイッチ８を接点ｂｌｌ
に接続し、論理和回路７２からの信号を割り込みで与え
られるようにし、描画コマンド列を各描画エンジン２１
．２２に与え、描画終了割り込みを受けたら、切り替え
スイッチ８を接点ａｌｌｌに接続させることで、描画の
同期不良による表示の乱れ防止によるパフォーマンスの
低下を防ぐことができる。
なお、上記では２つの描画エンジンを用いるようにした
が、更に多数の描画エンジンを用いてもよい、この場合
１つの画像を表示するのに携る複数の描画エンジンから
の描画終了を、論理和回路及び論理積回路に入力し、そ
の出力を割り込みとして、上位処理装置１に与えるもの
とする。
が、更に多数の描画エンジンを用いてもよい、この場合
１つの画像を表示するのに携る複数の描画エンジンから
の描画終了を、論理和回路及び論理積回路に入力し、そ
の出力を割り込みとして、上位処理装置１に与えるもの
とする。
（発明の効果）
以上詳細に説明したように、本発明によれば、複数の描
画エンジンを１枚の画像生成に用いる場合の描画の同期
と、複数の描画エンジンを用いて、それぞれ独立の画像
を描画し、これを合成して表示する場合の描画パフォー
マンスの向上の両者を、簡単な構成を付加することによ
って実現することができる。
画エンジンを１枚の画像生成に用いる場合の描画の同期
と、複数の描画エンジンを用いて、それぞれ独立の画像
を描画し、これを合成して表示する場合の描画パフォー
マンスの向上の両者を、簡単な構成を付加することによ
って実現することができる。
第１図は本発明の一実施例を示す構成ブロック図である
。 １・・・上位処理装置 ２１．２２・・・描画エンジン ３１．３２・・・画像メモリ ７１・・・論理積回路 ７２・・・論理和回路 ８・・・切り替えスイッチ
。 １・・・上位処理装置 ２１．２２・・・描画エンジン ３１．３２・・・画像メモリ ７１・・・論理積回路 ７２・・・論理和回路 ８・・・切り替えスイッチ
Claims (1)
- 【特許請求の範囲】 上位の処理装置から与えられる描画コマンド列を解釈実
行し、画像メモリに描画を行う機能を持つた複数の描画
エンジンを備えたグラフィックディスプレイ装置におい
て、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理積回路と、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理和回路と、 前記論理積回路からの信号と前記論理和回路からの信号
とを画像生成の仕方に応じて上位の処理装置からの信号
により選択し、当該選択した信号を前記上位の処理装置
に割り込み信号として与える割り込みモード切り替えス
イッチと を設けたことを特徴とするグラフィックディスプレイ装
置。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079539A JP2530880B2 (ja) | 1988-03-31 | 1988-03-31 | グラフィックディスプレイ装置 |
| US07/311,007 US5065343A (en) | 1988-03-31 | 1989-02-14 | Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer |
| IN151/CAL/89A IN171655B (ja) | 1988-03-31 | 1989-02-21 | |
| GB8904078A GB2217155B (en) | 1988-03-31 | 1989-02-22 | Graphic display system |
| DE3908507A DE3908507C2 (de) | 1988-03-31 | 1989-03-15 | Graphische Anzeigeanordnung |
| BR898901427A BR8901427A (pt) | 1988-03-31 | 1989-03-28 | Unidade de exposicao grafica |
| KR1019890003968A KR920001958B1 (ko) | 1988-03-31 | 1989-03-29 | 그래픽디스플레이시스템에 있어서의 그래픽디스플레이장치 |
| CN 89101823 CN1032394C (zh) | 1988-03-31 | 1989-03-30 | 图形显示系统 |
| NL8900797A NL8900797A (nl) | 1988-03-31 | 1989-03-31 | Grafisch weergeefstelsel. |
| GB9123579A GB2248157B (en) | 1988-03-31 | 1991-11-06 | Graphic display system |
| GB9123578A GB2248130B (en) | 1988-03-31 | 1991-11-06 | Graphic display system |
| GB9123678A GB2248158B (en) | 1988-03-31 | 1991-11-06 | Graphic display system |
| SG1034/92A SG103492G (en) | 1988-03-31 | 1992-10-08 | Graphic display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079539A JP2530880B2 (ja) | 1988-03-31 | 1988-03-31 | グラフィックディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251094A true JPH01251094A (ja) | 1989-10-06 |
| JP2530880B2 JP2530880B2 (ja) | 1996-09-04 |
Family
ID=13692800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079539A Expired - Fee Related JP2530880B2 (ja) | 1988-03-31 | 1988-03-31 | グラフィックディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530880B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029476A1 (fr) * | 1996-02-06 | 1997-08-14 | Sony Computer Entertainment Inc. | Generateur d'adresse, affichage d'image, et procedes correspondants |
| JP2006317636A (ja) * | 2005-05-11 | 2006-11-24 | Sony Corp | 画像処理装置および方法、記録媒体、並びに、プログラム |
-
1988
- 1988-03-31 JP JP63079539A patent/JP2530880B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029476A1 (fr) * | 1996-02-06 | 1997-08-14 | Sony Computer Entertainment Inc. | Generateur d'adresse, affichage d'image, et procedes correspondants |
| AU710656B2 (en) * | 1996-02-06 | 1999-09-23 | Sony Computer Entertainment Inc. | Address generating apparatus, picture display apparatus, address generating method and picture displaying method |
| US6362827B1 (en) | 1996-02-06 | 2002-03-26 | Sony Computer Entertainment Inc. | Apparatus and method for displaying a plurality of generated video images and externally supplied image data |
| CN1111306C (zh) * | 1996-02-06 | 2003-06-11 | 索尼计算机娱乐公司 | 地址发生设备和方法以及图象显示设备和方法 |
| JP2006317636A (ja) * | 2005-05-11 | 2006-11-24 | Sony Corp | 画像処理装置および方法、記録媒体、並びに、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2530880B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342588B2 (en) | Single logical screen system and method for rendering graphical data | |
| EP0553549B1 (en) | Architecture for transferring pixel streams | |
| JPH089411A (ja) | ピクセルデータの処理システムと方法 | |
| US5953019A (en) | Image display controlling apparatus | |
| JPS62175792A (ja) | 背景輝度・色表示制御方式 | |
| JPH01251094A (ja) | グラフィックディスプレイ装置 | |
| US6791553B1 (en) | System and method for efficiently rendering a jitter enhanced graphical image | |
| JPH03267885A (ja) | 映像特殊効果処理方式 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| JP2007206428A (ja) | 画像表示装置 | |
| JPH08129356A (ja) | 表示装置 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPS63175888A (ja) | 表示装置 | |
| JP2569082B2 (ja) | ワークステーションのビデオ動画表示領域指定装置 | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| JP2001169311A (ja) | 画像比較装置 | |
| JPH0225895A (ja) | ディスプレイ装置 | |
| JPH0345994A (ja) | 画像表示装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH08305540A (ja) | 表示システム及び表示画面切換え方法 | |
| JPH0348788A (ja) | レーダ表示装置 | |
| JPH03160495A (ja) | 画像表示装置 | |
| JPH01206392A (ja) | 画面合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |