JPH01245461A - Ｆｄｄ用反転シーク防止回路 - Google Patents
Ｆｄｄ用反転シーク防止回路Info
- Publication number
- JPH01245461A JPH01245461A JP7150588A JP7150588A JPH01245461A JP H01245461 A JPH01245461 A JP H01245461A JP 7150588 A JP7150588 A JP 7150588A JP 7150588 A JP7150588 A JP 7150588A JP H01245461 A JPH01245461 A JP H01245461A
- Authority
- JP
- Japan
- Prior art keywords
- fdd
- signal
- timing
- seek
- seeking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000873 masking effect Effects 0.000 claims abstract description 4
- 230000002265 prevention Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Moving Of Head For Track Selection And Changing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＦＤＤを制御する反転シーク防ＩＩ−回路
に関するものである。
に関するものである。
［従来の技術］
第４図は従来のＦＤＤ制御システムの構成を示すブロッ
ク図、第５図は第４図のＦＤＤ制御システムにおける各
部の信号のタイミングを示す図である。図において、ｌ
はＦＤＤ、３はＦＤＣ，４はＦＤＣ３をコントロールす
るシステムである。
ク図、第５図は第４図のＦＤＤ制御システムにおける各
部の信号のタイミングを示す図である。図において、ｌ
はＦＤＤ、３はＦＤＣ，４はＦＤＣ３をコントロールす
るシステムである。
また、５は位置決め用ステッピングモータ（図示しない
）を駆動するためのＦＤＣ３からのステップ信号、６は
位置決め用ステッピングモータの方向を決めるためのＦ
ＤＣ３からのディレクション信号、７はＦＤＤ Ｉから
のリード・データ信号、８はＦＤＤ Ｉからのインデッ
クス信号である。
）を駆動するためのＦＤＣ３からのステップ信号、６は
位置決め用ステッピングモータの方向を決めるためのＦ
ＤＣ３からのディレクション信号、７はＦＤＤ Ｉから
のリード・データ信号、８はＦＤＤ Ｉからのインデッ
クス信号である。
次に、上記従来のＦＤＤ制御システムの動作について説
明する。第４図に示すシステム４はＦＤＤＩを制御する
ためにＦＤＤ３にコントロールコマンドを発行する。Ｆ
ＤＤ３はシステム４から受けたコントロールコマンドに
基づいてＦＤＤＩにコントロール信号を出力する。
明する。第４図に示すシステム４はＦＤＤＩを制御する
ためにＦＤＤ３にコントロールコマンドを発行する。Ｆ
ＤＤ３はシステム４から受けたコントロールコマンドに
基づいてＦＤＤＩにコントロール信号を出力する。
また、第５図に示すＦＤＣ３からのステップ信号５は位
置決め用ステッピングモータを駆動し、ＦＤＤＩへのデ
ィレクション信号で示される方向にキャリッジ（図示し
ない）を移動する。ＦＤＤｌからのリード・データ信号
７はシーク（捜索）動作時においてデータが不定である
。
置決め用ステッピングモータを駆動し、ＦＤＤＩへのデ
ィレクション信号で示される方向にキャリッジ（図示し
ない）を移動する。ＦＤＤｌからのリード・データ信号
７はシーク（捜索）動作時においてデータが不定である
。
［発明が解決しようとする課題］
上記従来のＦＤＤ制御システムは以上のように構成され
ているので、ＦＤＣ３からのステップ信号５により今ま
でＦＤＤ Ｉでシーク動作していた方向とは異なる方向
に位置決め用ステッピングモータが追従できないような
タイミングでステップ信号が入力された場合、そのステ
ップ信号のタイミングの違いにより位置決め用ステッピ
ングモータが追従できず、これによりシークエラーを生
じるためにストッパ回路を設ける必要があり、またシス
テムの制御のタイミングを変更しなければならないなど
の問題点があった。
ているので、ＦＤＣ３からのステップ信号５により今ま
でＦＤＤ Ｉでシーク動作していた方向とは異なる方向
に位置決め用ステッピングモータが追従できないような
タイミングでステップ信号が入力された場合、そのステ
ップ信号のタイミングの違いにより位置決め用ステッピ
ングモータが追従できず、これによりシークエラーを生
じるためにストッパ回路を設ける必要があり、またシス
テムの制御のタイミングを変更しなければならないなど
の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、今までＦＤＤでシーク動作していた方向とは
異なる方向に位置決め用ステッピングモータが追従でき
ないようなタイミングでステップ信号が入力された場合
にも、Ｆ Ｄ Ｄ、 システムの構成（制御プログラ
ム）を変更することなしにシークエラーのないＦＤＤ制
御システムのＦＤＤ用反転シーク防止回路を得ることを
目的とする。
たもので、今までＦＤＤでシーク動作していた方向とは
異なる方向に位置決め用ステッピングモータが追従でき
ないようなタイミングでステップ信号が入力された場合
にも、Ｆ Ｄ Ｄ、 システムの構成（制御プログラ
ム）を変更することなしにシークエラーのないＦＤＤ制
御システムのＦＤＤ用反転シーク防止回路を得ることを
目的とする。
［課題を解決するための手段］
この発明に係るＦＤＤ用反転シーク防止回路は、ＦＤＤ
とＦＤＣとの間に接続され、今までＦＤＤでシーク動作
していた方向とは異なる方向に位置決め用ステッピング
モータが追従できないようなタイミングでステップ信号
が入力された場合、このステップ信号のタイミングをず
らすことにより位置決め用ステッピングモータが追従で
きる状態となるようにし、ＦＤＤでシーク動作が完了す
るまでインデックス信号とリード・データ信号をマスク
したものである。
とＦＤＣとの間に接続され、今までＦＤＤでシーク動作
していた方向とは異なる方向に位置決め用ステッピング
モータが追従できないようなタイミングでステップ信号
が入力された場合、このステップ信号のタイミングをず
らすことにより位置決め用ステッピングモータが追従で
きる状態となるようにし、ＦＤＤでシーク動作が完了す
るまでインデックス信号とリード・データ信号をマスク
したものである。
［作用］
この発明におけるＦＤＤ用反転シーク防止回路は、ＦＤ
ＤとＦＤＣとの間に接続されており、これによりＦ Ｄ
Ｄ、 システムの構成（制御プログラム）を変更す
ることなしに反転シーク動作によるシークエラーを防止
することがテキル。
ＤとＦＤＣとの間に接続されており、これによりＦ Ｄ
Ｄ、 システムの構成（制御プログラム）を変更す
ることなしに反転シーク動作によるシークエラーを防止
することがテキル。
［実施例］
第１図はこの発明の一実施例であるＦＤＤ用反転シーク
防止回路を用いたＦＤＤｉＩｌ制御システムの構成を示
すブロック図である。図において、１ ハＦＤＤ、２は
ＦＤＤ用反転シーク防止回路、３はＦＤＤ Ｉをコント
ロールするためのコントロール信号を発生するＦＤＣ５
４はＦＤＣ３をコントロールするシステムである。
防止回路を用いたＦＤＤｉＩｌ制御システムの構成を示
すブロック図である。図において、１ ハＦＤＤ、２は
ＦＤＤ用反転シーク防止回路、３はＦＤＤ Ｉをコント
ロールするためのコントロール信号を発生するＦＤＣ５
４はＦＤＣ３をコントロールするシステムである。
第２図は第１図のＦＤＤ用反転シーク防止回路の構成を
示すブロック図、第３図は第２図のＦＤＤ用反転シーク
防止回路における各部の信号のタイミングを示す図であ
る。図において、５はＦＤＣ３からのステップ信号、６
はＦＤＣ３からのディレクション信号、７はＦＤＤ Ｉ
からのリード・データ信号、８はＦＤＤ Ｉからのイン
デックス信号、９はカウンタ回路、１０はステップパル
ス発生回路、１１はディレクションラッチ回路、１２は
リード・データ信号、インデックス信号をマスクするた
めのマスク回路、１３はＦＤＤ Ｉへのステップ信号、
１４はＦＤＤＩへのディレクション信号、１５はＦＤＣ
３へのリード・データ信号、１６はＦＤＣ３へのインデ
ックス信号である。
示すブロック図、第３図は第２図のＦＤＤ用反転シーク
防止回路における各部の信号のタイミングを示す図であ
る。図において、５はＦＤＣ３からのステップ信号、６
はＦＤＣ３からのディレクション信号、７はＦＤＤ Ｉ
からのリード・データ信号、８はＦＤＤ Ｉからのイン
デックス信号、９はカウンタ回路、１０はステップパル
ス発生回路、１１はディレクションラッチ回路、１２は
リード・データ信号、インデックス信号をマスクするた
めのマスク回路、１３はＦＤＤ Ｉへのステップ信号、
１４はＦＤＤＩへのディレクション信号、１５はＦＤＣ
３へのリード・データ信号、１６はＦＤＣ３へのインデ
ックス信号である。
次に、上記この発明の一実施例であるＦＤＤ用反転シー
ク防上回路を用いたＦＤＤ制御システムの動作について
、第１図〜第３図を参照して説明する。第１図に示すシ
ステム４はＦＤＤ Ｉを制御するためにＦＤＣ３にコン
トロールコマンドを発行する。ＦＤＣ３はシステム４か
ら受けたコントロールコマンドに基づいてＦＤＤ用反転
シーク防止回路２にコントロール信号を発生する。ＦＤ
Ｄ用反転シーク防止回路２はＦＤＣ３からのステップ信
号５とＦＤＣ３からのディレクション信号６をもとに、
今までＦＤＤＩでシーク動作していた方向とは異なる方
向に位置決め用ステッピングモータが追従できないよう
なタイミングでステップ信号が入力された場合、上記位
置決め用ステッピングモータが追従できる状態になるま
で上記ステップ信号のタイミングをずらし、ＦＤＤ Ｉ
でシーク動作が完了するまでインデックス信号とリード
・データ信号をマスクし、ＦＤＤ Ｉへコントロール信
号を出力する。
ク防上回路を用いたＦＤＤ制御システムの動作について
、第１図〜第３図を参照して説明する。第１図に示すシ
ステム４はＦＤＤ Ｉを制御するためにＦＤＣ３にコン
トロールコマンドを発行する。ＦＤＣ３はシステム４か
ら受けたコントロールコマンドに基づいてＦＤＤ用反転
シーク防止回路２にコントロール信号を発生する。ＦＤ
Ｄ用反転シーク防止回路２はＦＤＣ３からのステップ信
号５とＦＤＣ３からのディレクション信号６をもとに、
今までＦＤＤＩでシーク動作していた方向とは異なる方
向に位置決め用ステッピングモータが追従できないよう
なタイミングでステップ信号が入力された場合、上記位
置決め用ステッピングモータが追従できる状態になるま
で上記ステップ信号のタイミングをずらし、ＦＤＤ Ｉ
でシーク動作が完了するまでインデックス信号とリード
・データ信号をマスクし、ＦＤＤ Ｉへコントロール信
号を出力する。
すなわち、第２図に示すＦＤＤ用反転シーク防止回路２
において、ＦＤＣ３からのステップ信号５はＦＤＣ３か
らのディレクション信号６とのタイミングに基づき、デ
ィレクションラッチ回路１１から出力されるＦＤＤ Ｉ
へのディレクション信号１４によってディレクション（
方向）が変った後にステップ信号をマスクし、ＦＤＤ
Ｉへのステップ信号１３を出力する。カウンタ回路９で
は今までＦＤＤ １でシーク動作していた方向とは異な
る方向に位置決め用ステッピングモータが追従できない
ようなタイミングで入力されるステップ信号をカウント
し、その後上記位置決め用ステッピングモータが追従可
能な時間となったならば、ステップパルス発生回路１０
で発生するパルス間隔てカウンタ回路９のカウント数だ
けステップ信号をＦＤＤ Ｉへのステップ信号１３とし
て出力する。
において、ＦＤＣ３からのステップ信号５はＦＤＣ３か
らのディレクション信号６とのタイミングに基づき、デ
ィレクションラッチ回路１１から出力されるＦＤＤ Ｉ
へのディレクション信号１４によってディレクション（
方向）が変った後にステップ信号をマスクし、ＦＤＤ
Ｉへのステップ信号１３を出力する。カウンタ回路９で
は今までＦＤＤ １でシーク動作していた方向とは異な
る方向に位置決め用ステッピングモータが追従できない
ようなタイミングで入力されるステップ信号をカウント
し、その後上記位置決め用ステッピングモータが追従可
能な時間となったならば、ステップパルス発生回路１０
で発生するパルス間隔てカウンタ回路９のカウント数だ
けステップ信号をＦＤＤ Ｉへのステップ信号１３とし
て出力する。
また、ＦＤＤ Ｉからのリード・データ信号７．ドＤＤ
Ｉからのインデックス信号８をＦＤＤ Ｉでシーク動作
が完了するまでマスクし、ＦＤＣ３へのリード・データ
信号１５．ＦＤＣ３へのインデックス信号１６として出
力する。またディレクションラッチ回路１１からはラッ
チしたディレクション信号としてＦＤＤ Ｉへのディレ
クション信号１４を発生する。
Ｉからのインデックス信号８をＦＤＤ Ｉでシーク動作
が完了するまでマスクし、ＦＤＣ３へのリード・データ
信号１５．ＦＤＣ３へのインデックス信号１６として出
力する。またディレクションラッチ回路１１からはラッ
チしたディレクション信号としてＦＤＤ Ｉへのディレ
クション信号１４を発生する。
次に、第３図の各部の信号のタイミングに示すように、
ＦＤＣ３からのステップ信号５は追従可能な時間をあけ
た後、残りのステップ信号としてＦＤＤ Ｉへのステッ
プ信号１３を発生する。また、ＦＤＣ３からのディレク
ション信号６は残りのステップ信号のためにラッチされ
てＦＤＤ Ｉへのディレクション信号１４となる。また
、ＦＤＤ Ｉからのリード・データ信号？、ＦＤＤＩか
らのインデックス信号８は、ＦＤＤＩでシーク動作が完
了するまでマスクされ、ＦＤＣ３へのリード・データ信
号１５．ＦＤＣ３へのインデックス信号１６となる。ま
た、ＦＤＣ３ではインデックス信号が２回見付かるまで
に目的のセクタを見付けるので、リード・データ信号、
インデックス信号をマスクすることにより反転シーク動
作に必要な時間を吸収できる。
ＦＤＣ３からのステップ信号５は追従可能な時間をあけ
た後、残りのステップ信号としてＦＤＤ Ｉへのステッ
プ信号１３を発生する。また、ＦＤＣ３からのディレク
ション信号６は残りのステップ信号のためにラッチされ
てＦＤＤ Ｉへのディレクション信号１４となる。また
、ＦＤＤ Ｉからのリード・データ信号？、ＦＤＤＩか
らのインデックス信号８は、ＦＤＤＩでシーク動作が完
了するまでマスクされ、ＦＤＣ３へのリード・データ信
号１５．ＦＤＣ３へのインデックス信号１６となる。ま
た、ＦＤＣ３ではインデックス信号が２回見付かるまで
に目的のセクタを見付けるので、リード・データ信号、
インデックス信号をマスクすることにより反転シーク動
作に必要な時間を吸収できる。
［発明の効果］
以上のように、この発明のＦＤＤ用反転シーク防止回路
は、ＦＤＤとＦＤＣとの間に接続され、今までＦＤＤで
シーク動作していた方向とは異なる方向に位置決め用ス
テッピングモータが追従できないようなタイミングでス
テップ信号が入力さ′れた場合、このステップ信号のタ
イミングをずらすことより位置決め用ステッピングモー
タが追従できる状態となるようにし、ＦＤＤでシーク動
作が完了するまでインデックス信号とリード・データ信
号をマスクした構成としたので、Ｆ Ｄ Ｄ、 シス
テムの構成（制御プログラム）を変更することなしに反
転シーク動作によるシークエラーを防止することができ
るという優れた効果を奏するものである。
は、ＦＤＤとＦＤＣとの間に接続され、今までＦＤＤで
シーク動作していた方向とは異なる方向に位置決め用ス
テッピングモータが追従できないようなタイミングでス
テップ信号が入力さ′れた場合、このステップ信号のタ
イミングをずらすことより位置決め用ステッピングモー
タが追従できる状態となるようにし、ＦＤＤでシーク動
作が完了するまでインデックス信号とリード・データ信
号をマスクした構成としたので、Ｆ Ｄ Ｄ、 シス
テムの構成（制御プログラム）を変更することなしに反
転シーク動作によるシークエラーを防止することができ
るという優れた効果を奏するものである。
第１図はこの発明の一実施例であるＦＤＤ用反転シーク
防止回路を用いたＦＤＤ制御システムの構成を示すブロ
ック図、第２図は第１図のＦＤＤ用反転シーク防止回路
の構成を示すブロック図、第３図は第２図のＦＤＤ用反
転シーク防止回路における各部の信号のタイミングを示
す図、第４図は従来のＦＤＤ制御システムの構成を示す
ブロック図、第５図は第４図のＦＤＤ制御システムにお
ける各部の信号のタイミングを示す図である。 図において、ｌ・・・ＦＤＤ、２・・・ＦＤＤ用反転シ
ーク防止回路、３・・・ＦＤＣ，４・・・システム、５
・・・ＦＤＣ３からのステップ信号、６・・・ＦＤＣ３
からのディレクション信号、７・・・ＦＤＤ Ｉからの
リード・データ信号、８・・・ＦＤＤ Ｉからのインデ
ックス信号、９・・・カウンタ回路、ＩＯ−・・ステッ
プパルス発生回路、１１・・・ディレクションラッチ回
路、１２・・・マスク回路、１３・・・ＦＤＤ Ｉへの
ステップ信号、１４・・・ＦＤＤ Ｉへのディレクショ
ン信号、１５・・・ＦＤＣ３へのリード・データ信号、
１６・・・ＦＤＣ３へのインデックス信号 である。 なお、図中、同一符号は同一、又は相当部分を示す。
防止回路を用いたＦＤＤ制御システムの構成を示すブロ
ック図、第２図は第１図のＦＤＤ用反転シーク防止回路
の構成を示すブロック図、第３図は第２図のＦＤＤ用反
転シーク防止回路における各部の信号のタイミングを示
す図、第４図は従来のＦＤＤ制御システムの構成を示す
ブロック図、第５図は第４図のＦＤＤ制御システムにお
ける各部の信号のタイミングを示す図である。 図において、ｌ・・・ＦＤＤ、２・・・ＦＤＤ用反転シ
ーク防止回路、３・・・ＦＤＣ，４・・・システム、５
・・・ＦＤＣ３からのステップ信号、６・・・ＦＤＣ３
からのディレクション信号、７・・・ＦＤＤ Ｉからの
リード・データ信号、８・・・ＦＤＤ Ｉからのインデ
ックス信号、９・・・カウンタ回路、ＩＯ−・・ステッ
プパルス発生回路、１１・・・ディレクションラッチ回
路、１２・・・マスク回路、１３・・・ＦＤＤ Ｉへの
ステップ信号、１４・・・ＦＤＤ Ｉへのディレクショ
ン信号、１５・・・ＦＤＣ３へのリード・データ信号、
１６・・・ＦＤＣ３へのインデックス信号 である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- フレキシブルディスクドライブ（ＦＤＤ）とフレキシブ
ルディスクコントローラ（ＦＤＣ）との間に接続され、
今まで上記ＦＤＤでシーク動作していた方向とは異なる
方向に位置決め用ステッピングモータが追従できないよ
うなタイミングでステップ信号が入力された場合、上記
位置決め用ステッピングモータが追従できる状態になる
まで上記ステップ信号のタイミングをずらし、上記ＦＤ
Ｄでシーク動作が完了するまでインデックス信号とリー
ド・データ信号をマスクする機能を備えたことを特徴と
するＦＤＤ用反転シーク防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7150588A JPH01245461A (ja) | 1988-03-25 | 1988-03-25 | Ｆｄｄ用反転シーク防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7150588A JPH01245461A (ja) | 1988-03-25 | 1988-03-25 | Ｆｄｄ用反転シーク防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245461A true JPH01245461A (ja) | 1989-09-29 |
Family
ID=13462607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7150588A Pending JPH01245461A (ja) | 1988-03-25 | 1988-03-25 | Ｆｄｄ用反転シーク防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073785A1 (fr) * | 2000-03-28 | 2001-10-04 | Matsushita Electric Industrial Co., Ltd. | Dispositif de reproduction de donnees |
-
1988
- 1988-03-25 JP JP7150588A patent/JPH01245461A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073785A1 (fr) * | 2000-03-28 | 2001-10-04 | Matsushita Electric Industrial Co., Ltd. | Dispositif de reproduction de donnees |
| US7038983B2 (en) | 2000-03-28 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Data reproduction apparatus having a variable synchronization detection window |
| US7535810B2 (en) | 2000-03-28 | 2009-05-19 | Panasonic Corporation | Data reproduction apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651235A (en) | Magnetic data transfer apparatus having a combined read/write head | |
| JPH01245461A (ja) | Ｆｄｄ用反転シーク防止回路 | |
| JPS63224514A (ja) | デユ−テイ制御回路 | |
| JP2564789B2 (ja) | フロツピ−・デイスク・ドライブ | |
| JPH01245460A (ja) | Ｆｄｄ用バッファードシーク回路 | |
| JPS61105982A (ja) | テ−プ走行制御装置 | |
| JP2609224B2 (ja) | フロツピイデイスクドライバ | |
| JPS633025Y2 (ja) | ||
| JPH073432B2 (ja) | 位置決め制御装置の速度検出回路 | |
| JP2615501B2 (ja) | 磁気記録再生装置 | |
| KR890003490B1 (ko) | 디지탈 오디오 테이프용 데크구동 모터의 속도 제어회로 | |
| JPS62275351A (ja) | 磁気デイスク装置 | |
| JP2797415B2 (ja) | パルス幅変調装置 | |
| JPH0340272A (ja) | 磁気ディスク駆動装置のアクセスモータ制御方法 | |
| JPH01229404A (ja) | 磁気記録装置 | |
| JPS6087406A (ja) | フロツピ−デイスク装置 | |
| JPS60119677A (ja) | 磁気デイスク装置 | |
| JPH07117841B2 (ja) | パルス幅変調式駆動装置 | |
| JPS62197947A (ja) | テ−プレコ−ダ | |
| JPH01105334A (ja) | 光学ピックアップ駆動装置 | |
| JPS6045966A (ja) | 回転ヘッド型再生装置 | |
| JPS61260478A (ja) | 磁気ヘツドの位置決め回路 | |
| JPS63265592A (ja) | ステツピングモ−タの駆動制御方式 | |
| JPH03150097A (ja) | ステッピングモータ駆動装置 | |
| JPS63211170A (ja) | デイスク複写装置 |