JPH01243543A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の配線形成に利用して有効な技術に
関するものである。

〔従来の技術〕

半導体基板内に形成されているトランジスタ。

容量、抵抗等の素子同士を結線する配線の材料として、
■電気抵抗の低さ、■微細パターン加工性、■Ｓ　ｉ０
２膜等の下地との良好な密着性、■ステップカパレクジ
が良いこと等を最も良く満た丁材料としてアルミニウム
（Ａｌ）またはＡ１合金が一般的に使用されている。

〔発明が解決しようとする課題〕

ところが、半導体装置が微細化あるいは高パワー化する
につれてエレクトロマイグレーションによる断線の問題
が生じている。

このエレクトロマイグレーションについては平凡社ＶＬ
Ｓ　Ｉテクノロジー入門初版ｐ１６４〜１６５に記載さ
れているが、簡単に説明すると配線中を流れる電子がＡ
ｌイオンに運動エネルギーを与えｌイオンを徐々にプラ
ス電位方向に押しやり、ついにはボイドが発生し局部的
に電流密度が増大して断線してしまうというものである
。本発明者はこのエレクトロマイグレーションの対策と
して、配線の横幅あるいは厚さを変えて配線の断面積を
大にすることを考えた。しかしながら、配線の横幅を大
にすることは、配線のレイアウトを困難にし、しかもチ
ップ面積の増大化をまねく恐れがあり不適当と判断した
。また、配線の厚さを大にすることは、機械的ストレス
を極めて受は易い構造となり、横ズレによる断線の危険
性が極めて高くなるという問題が懸念される。そこで、
本発明者はこれらの問題ケ解決丁べく鋭意検討を行なっ
た。

本発明の目的は、配線領域の増大化、耐ストレス性の低
下をおこすことなくエレクトロマイグレーションに対し
て耐性のある半導体装置を提供するものである。

不発明の他の目的は、断線に対するリカバＩＪ　−機能
を有する半導体装置を提供するものである。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔課題を解決するだめの手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、少な（とも、配線の一部を部分的に同一パタ
ーンで縦方向に導電体−絶縁体一導電体の３層に重ね合
せて形成し、かつ所望位置で上下導電体間を導通させ、
実質上−本の配線として適用するものである。

〔作用〕

上記した手段によれば、エレクトロマイグレーションの
発生し易い部分において、配線の電流密度を低減してエ
レクトロマイグレーションの発生を抑制できると共に、
片方が断線したとしても他方の配線でデバイスの機能を
損なうことなくリカバリーできる作用を得ることができ
るものである。

〔実施例〕

第１図は本発明の一実施例である半導体装置の概略断面
図である。以下、図面に従い詳細に説明する。なお、本
実施例においてはＮチャンネル型、のＭ　Ｉ　Ｓ　Ｆ　
Ｅ　Ｔ　（Ｍｅｔａｌ−Ｉｎｓｕｌ　ａｔｏｒ−８層ｍ
ｉｃｏｎ−ｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　
Ｔｒａｎｓｉｓｔｏｒ　）からなる素子が形成されてい
る場合を示すがＰチャンネル型ＭＩＳＦＥＴあるいはそ
れらが混在する場合（Ｃ−ＭＯＳ）についても適用でき
る。また、ＭＩ　５ＦＥＴを三次元（縦方向に）に形成
する半導体装置にも適用することができる。１はＰ型半
導体基板であり、その表面部には選択的に厚いフィール
ド酸化膜２を形成して素子間を分離している。

３は一層目のポリシリコンノーをエツチング加工して形
成したキャパシタ用ゲートであり、リンが導入されＮ型
化している。このキャパシタ用ゲート３の下方の半導体
基板１表面にはヒ素（Ａｓ　）をイオン注入してｎ＋領
域４が形成されている。５は、キャパシタ用ゲート３と
ｎ＋領域４とでメモリキャパシタを構成する誘電体、す
なわちキャパシタ用ゲート酸化膜であり、１００Ａ位の
厚さの熱酸化シリコンで形成されている。６は２００〜
３００Ａ位の厚さの熱酸化シリコンで形成されたトラン
ジスタ用ゲート酸化膜であり、その上部には二層目のポ
リシリコン層をエツチング加工して形成したトランジス
タ用ゲート７及びワード線８が形成されている。９はト
ランジスタ用ゲート７をマスクにしてＮ型不純物をイオ
ン注入することで形成されたソース・ドレイン領域であ
る。１０はＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　
Ｄｅｐｏｓｉｔｉｏｎ）により堆積せしめたＰ　Ｓ　Ｇ
（Ｐｈｏｓｐｈｏ−８ｉｌｉｃａｔｅＧｌａｓｓ）膜で
ある。１１は後述する導体配線１２がソース・ドレイン
領域９と接続するために設けられたコンタクトホールで
ある。前記配線１２は絶縁体からなる中間層１３により
下層配線部１４と上層配線部１５０２層に分岐して部分
的に３層構造となっている。前記下層配線部１４はコン
タクトホール１１を介してソース・ドレイン領域９と電
気的に接続している。上層配線部１５は中間層１３の任
意の位置に開けられたスルーホール１６を介して下層配
線部１４と接続しており、電流が分割して伝達するよう
になっている。１７は眉間絶縁膜あるいはパッシベーシ
ョン膜でアル。

次に上述の配線の形成方法について第２Ａ図〜第２Ｆ図
を用いて説明する。第２Ａ図において、２０は半導体基
板（あるいは下地配線等の導体層であっても良い）であ
る。この基板２０上にシリコン酸化膜等の絶縁膜２１を
化学的にあるいは物理的に形成せしめる。次に全面に例
えばポジ型のホトレジスト２２を塗布したのちにコンタ
クトホール形成用マスク２３を用いて露光する。このと
き、前記マスク２３の表面に遮光膜２４が形成されてい
ない部分のみＪ２５が透過し、ホトレジスト２２をＮ元
する。次に第２Ｂ図に示すようにホトレジスト２２を現
像エツチングした後、ホトレジスト２２をマスクとして
絶縁膜２１を除去し、コンタクトホール２６を形成して
半導体基板２００表面を露出させる。次（、第２Ｃ図に
示すようにホトレジスト２２を除去後全面に蒸着あるい
琲スパッタリング等によりＡｌ膜を堆積したのち図示し
ない配線用マスクを用いて所望の配線パターンにエツチ
ングして下層配線部２７を形成する。

次に全面に絶縁物質からなる中間層２８を形成する。次
にｍＺＤ図に示すように、ホトレジスト２９を全面に塗
布し、コンタクトホール２６を形成したときのマスクで
あるコンタクトホール形成用マスク２３を用いて露光し
、現像する。残ったホトレジスト２９をマスクにして中
間層２８にスルーホール３０を形成する（第２Ｅ図）。

ホトレジスト２９を除去後、全面にへβ層３１を形成し
たのち、下層配線部２６を形成する際に用いた配線形成
用マスクによりレジスト処理して、上層配線部３２を下
層配線部２６と同パターンで中間層２８上に形成するっ
このとき、上層配線部３２及び下層配線部３１はスルー
ホールを介して常に同電位となっている。本実施例では
下層配線部２６及び上層配線部３２の厚さをそれぞれ通
常形成する場合のＡ１層の厚さと同じにし、かつ互いに
同材料を用いているので、通常のＡｌ配線に流れる電流
値の１／２が下層配線部２６及び上層配線部３２にそれ
ぞれ分割されて流れることになる。なお、この三層構造
となる配線部分を下記のように形成してもよい。

（負　中間層２８にて分離されている下層配線部２６゜
上層配線部３２はＡｌに限定することな（、ＡＪを主成
分とする合金、チタン、タングステン等の高融点金属、
あるいはシリサイド、導電性有機体等の導電体で形成し
てもよい。

また、下地となる半導体との接合性を考慮する場合は、
下層配線部２６を半導体に対して高融点金属より接合性
が良好なＡｌで形成し、上層配線部３２は他の良導体（
高融点金属、シリサイド。

ポリサイドなど）を形成するようにしても良い。

（２）下層配線部２６の下側の表面に大きな段差がある
場合は、下層配線部２６を標準より厚（層を形成して段
差による断線のマージンを高（設定し、それでも段差を
吸収しきれない段差は中間層２８を少なくとも下層配線
部２６よりも厚（形成する。

このように丁れば、ステップカバレッジに対してマージ
ンの低い高融点金属層であっても断線することかない。

なお、配線３３上にさらに配線を重ねていく場合は層間
絶縁膜３４を介して積層してい（。配線を重ねない場合
は上層配線部３２上にパッシベーション膜を形成するこ
とはいうまでもない。

次に作用・効果について説明する。

（１）２本の同一パターンの導電層を絶縁体をはさんで
上下に積層し、互いに導通させ１本の配線として適用し
、かつその２本の断面積の和を通常の配暇の断面積より
大に形成することにより、平面上のスペース効率を低下
させることな（電流密度を低減してエレクトロマイグレ
ーションが防止できると共に、−本が断線したとしても
他の一本で回路機能をリカバーでき、歩留同上及び信頼
性の向上を達成できるものである。

（２＋　　（１）により、電流密度を小さくできるので
、発熱を低減することができ、熱劣化を抑制できるとい
う効果が得られるものである。

（３）同一パターンの配線を絶縁膜をはさんで２層に分
け、実質的に３層を１本の配線として用いることにより
、横方向から受けるストレスに対して強い構造にできる
という効果が得られるものである。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、エレクトロ
マイグレーシ璽ン等断線する危険性の高い配線の一部の
みを上層配線部、中間層、下層配線部の三層にしても良
い。また、金属配線以外にポリシリコンやシリサイド。

ポリサイドを用いても良い。さらに、ＭＩ　５ＦＥＴ　
（Ｍｅｔａｌ　　Ｉｎ５ｕｌａｔｏｒ　Ｓｅｍ１ｃｏｎ
ｄｕｃｔｏｒ　ＦｉｅｌｄＥｆｆｅｃｔ　Ｔｒａｎｓｉ
ｓｔｏｒ）以外に、バイポーラ型ＦＥＴに適用すること
ができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の電極形
成技術に適用した場合について説明したが、それに限定
されるものではなく１、たとえば、配線基板における配
線形成技術などに適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明丁れば、下記のとおりであ
る。

すなわち、電流密度の低減によるエレクトロマイグレー
シ頂ンの防止、断線の場合のりカバーが可能であるとい
う効果が得られるものである。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体装置の概略断面
図、 第２Ａ図〜第２Ｆ図は本発明の一実施例である半導体装
置の製造プロセス説明図である。 １．２０・・・半導体基板、２・・・フィールド配化膜
、３・・・キャパシタ用ゲート、４・・・ｎ＋領領域５
・・・キャパシタ用ゲート酸化膜、６・・・トランジス
タ用ゲート酸化膜、７・・・トランジスタ用ゲート、訃
・・ワード線、９・・・ソース・ドレイン領域、１ｏ・
・・ＰＳＧ膜、１１．２６・・・コンタクトホール、１
２．３３・・・配線、１３．２８・・・中間層、１４．
２７・・・下層配線部、１５．３２・・・上層配線部、
１６・・・スルーホール、１７・・・層間絶縁膜（バッ
ジページタン膜）、２１・・・絶縁膜、２２．２９・・
・ホトレジスト、２３・・・コンタクトホール形成用マ
スク、２４・・・遮光膜、２５・・・ｉ、３０・・・ス
ルーホール。 代理人　弁理士　小　川　勝　男：”　’　””、、％
４．ノ ゛＼−−′ 第　　１ｒＩＩＪ ／３−ｆ１肩 ／４−下層「鄭 ｉ５−一屑Ｗ統祁 ／Ｃ−１ルー爪−ル 第２Ａ図 ／Ｕ 第２３図 第２Ｄ図 第２Ｅｆ；ＩＪ 第２Ｆ図　　゛２０

Claims (1)

1. 【特許請求の範囲】 １、半導体基板表面部に半導体素子が形成され、かつ半
   導体素子間あるいは半導体素子と外部入出力端子間とを
   結ぶ配線を有する半導体装置において、少なくともその
   配線は部分的に絶縁体を界して下層配線部と上層配線部
   に分かれており、かつ下層配線部と上層配線部とを接続
   する導体により、常に両配線部が同電位になっているこ
   とを特徴とする半導体装置。 ２、下層配線部と上層配線部は異なる良導体金属で形成
   されていることを特徴とする特許請求の範囲第１項記載
   の半導体装置。 ３、下層配線部をアルミニウムあるいはそれを主成分と
   する合金で形成し、上層配線部は高融点金属で形成する
   ことを特徴とする特許請求の範囲第２項記載の半導体装
   置。 ４、下層配線部を厚く、上層配線部を薄く形成したこと
   を特徴とする特許請求の範囲第３項記載の半導体装置。