JPH01243138A - エミュレータトレース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はマイクロプロセッサの動作解析を行なうエミュ
レータあるいはいロジックアナライザに適用して特に有
効な技術に関する。

［従来の技術］ ユーザが開発したマイクロコンピュータ・システムのソ
フト開発あるいはデバッグを行なう場合エミュレータを
使用することがある。このエミュレータでは、ユーザの
プログラムをエミュレータ内のマイクロプロセッサによ
ってユーザ・プログラムを実行して得られたデータを編
集してＣＲＴデイスプレィに表示することができる。

エミュレータを用いてユーザ・プログラムをデバッグす
る場合、一般にはユーザ・プログラム上にブレークポイ
ントを設定しこのポイントを通過したことを検出し、そ
こでプログラムの実行を中断する。そして、ブレーク直
前までのマイクロプロセッサあるいはユーザシステムの
状態は、トレースメモリと呼ばれる記憶装置内にリアル
タイムに取込んでおく。これにより、ブレーク後にその
トレースメモリの内容を解析して実行ユーザ・プログラ
ムの逆アセンブル等を行なうことによりユーザ・プログ
ラム及びシステムのデバッグ、評価を行なうことができ
る。

従来のエミュレータでは、上記逆アセンブル表示を行な
うためにバスサイクル単位にトレースする方式を取って
いた（日立製作所、昭和６０年１２月発行、ｒ６８００
０ＡｓＥ−ＩＩユーザーズマニュアル」参照）。

［発明が解決しようとする課題］ 近年、マイクロプロセッサの高機能化、高速化に伴い外
部バスサイクルとマイクロプロセッサ内部動作が並列処
理されるものが開発されている。

先に述べた従来のトレース方式では、１外部バスサイク
ル内に生ずるＣＰＵの内部状態を取り込むことは不可能
であり、ブレーク後のトレース内容解析において情報の
欠落が生じているため正しい逆アセンブル等を行なうこ
とができない。

本発明の目的は、従来と同程度のハードウェア構成にて
上記のような高機能マイクロプロセッサに対応が可能な
トレース方式を提供することにある。

［課題を解決するための手段］ 上記目的は、マイクロプロセッサより出力される内部動
作状態を示す信号をコード化して外部バスサイクル毎に
トレースメモリに取り込むことにより達成される。

すなわち、外部バスサイクル間あるいはトレースポイン
ト間（バスサイクルが存在しない場合も含む）に変化し
たマイクロプロセッサ内部状態を任意のビット数を用い
てコード化して行きトレースポイント毎にこれを取り込
んで行くものである。

これにより、ブレーク後このコードを解析することによ
り全マイクロプロセッサ内部動作を知ることができる。

［作用］ 上記した手段によれば、ハードウェア構成は従来のもの
にコード化するための回路を追加するのみである。機能
的には、不可能であった高性能マイクロプロセッサの動
作状態の表示、実行プログラムの逆アセンブル表示等が
可能となる。

［実施例］ 第］−図は本発明をエミュレータに適用した場合の一実
施例を示す。

同図において、マイクロプロセッサＭＰＵはエミュレー
ション対象マイクロプロセッサと同機能を有するマイク
ロプロセッサであり、この実施例では上記マイクロプロ
セッサＭＰＵは命令用ブリフェッチバッファを有しブリ
フェッチ機能を持っており、さらに外部バスアクセス動
作と並列にブリフェッチバッファからの命令取込み、デ
ユード及び実行を行なうことができる。また、同マイク
ロプロセッサＭＰＵは、外部アクセス用バス（アドレス
バス、データバス及びコントロール用入出力信号よりな
る）の他に上記内部動作状態を示す信号ＳＴ○〜１を動
作クロックＣＬＯＣＫに同期して出力する。

外部アクセスバスＢＵＳは、ユーザインターフェースｉ
Ｆを介してユーザシスタムと接続されエミュレーション
を実行する。さらに、外部アクセスバスＢＵＳはトレー
スメモリＴＭ及びトレース時のトレースメモリ１゛Ｍへ
の書込みタイミング生成回路ＣＮＴに入力されている。

一４＝ マイクロプロセッサＭＰＵの内部状態信号ＳＴＯ〜１は
、コード化回路Ｃ０ＤＥに入力されており、コード化さ
れた結果がトレースメモリＴＭへ供給される。また本実
施例の場合、内部状態信号ＳＴＯ〜１がマイクロプロセ
ッサＭ　ＴＪ　Ｕの動作クロックＣＬＯＣＫと同期して
いるため、コード化回路にはコード化のためのタイミン
グとしてクロックＣＬＯＣＫが使用されている。

今、マイクロプロセッサＭＰＵがエミュレーションを実
行すると、外部アクセスバスＢＵＳの動きをタイミング
生成回路ＣＮＴが検出してバスサイクルの終りにトレー
スメモリＴＭへ、外部アクセスバスＢＵＳ及びユーザー
インタフェースｉＦからのユーザシステムの状態を書込
む。この時、内部状態信号ＳＴＯ〜１もコード化回路Ｃ
０ＤＥによりコード化され一緒にトレースメモリＴＭへ
書込まれる。

第２図は本実施例の動作タイミングを示す。

トレースメモリＴＭへの書込みは外部アクセスバスＢＵ
Ｓの終了する時点に行なわれる（これは、データバスの
値が確定するのがバスサイクルの最終となるためである
）。この場合、バスサイクルの時間及びバスサイクルの
存在しない時間によりトレースポイント間の時間は変化
する。

一方、内部動作は外部アクセスバスＢＵＳと無関係に進
むため外部アクセスバスＢＵＳの有／無に関係なくクロ
ック単位に変化する場合がある。

よって内部状態信号ＳＴＯ〜１をそのままトレースメモ
リに書込むと、トレースポイント間の情報を失うことに
なる。そこで、コード化回路Ｃ０ＤＥによりトレースポ
イント間の状態をコード化しトレースメモリＴＭへ書込
むことにより、上記情報の欠落はなくなる。コード化の
方法は種々考えられるが本実施例においては、内部状態
信号ＳＴＯとＳＴＩ各々に対し３ピツ１〜用意しトレー
スポイント間の変化を時間情報も含めて２コード化した
。

つまり、トレースポイント間の各信号の波形とコードを
一対一に対応させる方法とした。これにより、バスサイ
クル単位のトレースにより内部状態信号の変化は全て知
ることが可能である。通常、内部動作状態が解からない
と、エミュレーション実行プログラムの逆アセンブル表
示は不可能となるが、本発明によりこれが可能となる。

第３図は、本実施例のコード化方法をより詳しく説明す
るための図である。

同図は、内部状態ＳＴｏ、ＳＴ□が、上記第２図におい
てトレースポイン１へ間で、１，２を示す場合を表して
いる。内部状態がロウレベルを示すとき、２値信号ＬＬ
　Ｑ　Ｉ＋に変換され、それがハイレベルを示すとき、
２値信号ｒｒ　１　ｕに変換される。これにより、第３
図のような２値信号が得られる。

このようにして得られた、トレースポイント間の２値信
号群は、コード化され、１つのコードＸ（１〜２）が形
成される。

このようなコード化を行なうために、本実施のコード化
回路Ｃ０ＤＥは、各２値信号を記憶するための記憶回路
と記憶回路の記憶内容をコード化するコード回路とを有
するものである。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のでなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。

例えば、コード化する対象はマイクロプロセッサの動作
である必要はなくユーザシステム上の何らかの信号であ
ってもかまわない。また、コード化の方法も本実施例と
同じである必要もない。

［発明の効果］ 本発明において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。

すなわち、マイクロプロセッサの動作状態及びその周辺
の動作状態を任意のポイントで取込むシステムを構成す
る場合において、従来取込み不可能であった高速動作状
態の取込みが従来と同じ取込みタイミングでも実現する
ことができる。

【図面の簡単な説明】

第１図は本発明をエミュレータに適用した場合の一実施
例を示すブロック図、 第２図は第１図における動作タイミングの一実施例を示
すブロック図、 第３図はコード化の一実施例を説明するための図である
。

Claims (1)

1. 【特許請求の範囲】 １、対象とするマイクロプロセッサの動作時状態を任意
   のタイミングで取得する場合において、取得ポイント間
   の状態遷移をコード化して情報取得することによりマイ
   クロプロセッサの動作状態解析を行なうようにしたこと
   を特徴とするトレース方式。 ２、情報取得タイミングをマイクロプロセッサの外部バ
   スサイクル単位としたことを特徴とする特許請求の範囲
   第１項記載のトレース方式 ３、コード化する時に状態遷移の時間情報もコード内に
   持つことを特徴とする特許請求の範囲第１項もしくは第
   ２項記載のトレース方式