JPH012412A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路で構成される増幅器の寄生
容量による位相遅れを補償した増幅回路に関する。

〔従来の技術〕

従来、演算増幅器を用いた増幅回路では、第６図に示す
ように、演算増幅器２の非反転入力（＋）側に信号源４
から入力端子６および抵抗７を通じて増幅すべき入力信
号■、を与え、増幅された出力信号■。を出力端子８か
ら取り出すとともに、その反転入力（−）側と演算増幅
器２の出力部との間に設けた抵抗１０．１２からなる帰
還ループ１４を通じて反転入力（−）側に帰還するよう
に構成される。

ところで、演算増幅器２は、たとえば、第７図に示すよ
うに、トランジスタ２１．２２からなる差動対に定電流
源２３を接続して動作電流を流し、各トランジスタ２１
．２２のコレクタ側にトランジスタ２４．２５からなる
電流ミラー回路を設置して負荷とし、トランジスタ２５
のコレクタ側に取り出された差動出力をトランジスタ２
６および抵抗２７からなる出力回路を通して出力端子８
から取り出すように構成されている。

そして、入力側のトランジスタ２２は、たとえば、第８
図に示すように、Ｐ形の半導体基板３１にＮ形の高濃度
の埋込み層３２を設置した後、コレクタ領域を成すＮ形
のエピタキシャル層３３を設置し、このエピタキシャル
層３３を分離領域３４でトランジスタ２２の形成領域に
区画した後、Ｐ形のベース領域３５を選択的に形成して
、その内部に選択的にＮ形のエミッタ領域３６を設置し
たものである。ベース領域３５には、ベース電極を成す
導電領域３７が形成され、また、エピタキシャル層３３
には、埋込み層３２に到達してコレクタ電極を成す導電
領域３８が設置されている。

そして、導電領域３８にはコレクタ端子Ｃ１エミッタ領
域３６にはエミッタ端子Ｅ、導電領域３７にはベース端
子Ｂが形成されている。

このようなトランジスタ２２では、ベース領域３３に抵
抗ｒい′、ベース領域３５とエピタキシャル層３３との
間のＰＮ接合の横部分および底部分にそれぞれ寄生容１
ｃ。−、ＣＯ′を生じる。そして、抵抗ｒｌ＋ｂ’およ
び寄生容ｆｆ１ｃ、　、Ｃ，’は、第９図に示すように
、トランジスタ２２のベースに抵抗ｒ。′が直列に接続
され、また、そのベース・コレクタ間に抵抗ｒ。′を挟
んで寄生容量Ｃｏ　、ｃｏ′が接続されることになり、
寄生容量Ｃ０はベースに接続される抵抗Ｒに対して第１
Ｏ図に示すようになり、トランジスタ２２とともにミラ
ー積分回路を成してその増幅動作上無視することができ
ない。

〔発明が解決しようとする問題点〕

そして、このような寄生容ＩｃＯ、Ｃｏ　’は、第６図
に示すように、演算増幅器２の反転入力（−）側と接地
点との間に等価的に生じ、これが極を成して演算増幅器
２を発振させる原因になる。

このような寄生容量Ｃ０を原因とする発振を防止するた
め、演算増幅器２の内部で支配極が低域側にずれるよう
ゲイン設定し、高域での周波数特性を犠牲にする対応を
行っていた。

そこで、この発明は、発振や周波数特性の悪化を生じる
ことなく、安定した増幅動作を実現したものである。

〔問題点を解決するための手段〕

この発明の増幅回路は、第１図に示すように、増幅器（
演算増幅器２）の帰還ループ１４の寄生容量Ｃ０による
位相遅れを補償するキャパシタ４４を設置したものであ
る。

〔作　　　用〕

このように構成することによって、帰還ループ１４に並
列に接続された位相遅れを補償するためのキャパシタ４
４によって、発振の原因になる極を高域側に移動させる
ことができ、発振を生じることなく、高域まで安定した
増幅動作が得られる。

〔実　施　例〕

第１図は、この発明の増幅回路の実施例を示す。

この増幅回路は、演算増幅器２を以て構成し、その非反
転入力（＋）側に信号源４から増幅すべき入力信号ｖｉ
を加えるとともに、その反転入力（−）側に出力信号■
。を帰還する帰還ループ１４を形成したものである。

信号源４は、演算増幅器２の前段に設けられた磁気ヘッ
ドや信号入力側の増幅器などを想定し、この信号源４か
らの入力信号■、は、入力端子６から抵抗７を通じて演
算増幅器２の非反転入力（＋）側に加えられる。

また、帰還ループ１４は、抵抗４０．４１．４２．４３
を以て構成された基本ループに対して、反転入力（＝）
側に生じた寄生容量による位相遅れを補償するためのキ
ャパシタ４４を並列に接続したものである。したがって
、演算増幅器２の出力信号■。は、出力端子８を通じて
取り出されるとともに、帰還ループ１４を通じて反転入
力（−）側に負帰還されるのである。

このような構成において、抵抗４０．４１．４２．４３
の抵抗値をＲｏ、ｒ＋ｓ　　ｚ、ｒｚとすると、演算増
幅器２の反転入力（−）側の帰還入力側から見たインピ
ーダンスＺは、 Ｚ＝Ｒ，、ｙ　（ｒ、＋　（ｒｚ　／ｒｉ　））・・・
・（１） となり、キャパシタ４４を設置しない場合に発生する極
の周波数ｆは、 ２πＣｏＺ ２πＣｏ　　−Ｒｏ　／　（ｒ＋　＋　（ｒｚ　／ｒｚ
　）１・・・・（２） となる。キャパシタ４４は、この極の位置を補正するた
めに挿入され、極の位置を高域側に移動させることがで
きるのである。

このように構成された増幅回路において、第２図に示す
ように、第１図に示した増幅回路から抵抗４０および信
号源４を除いた等価的回路について、発振の原因となる
位相遅れの要素と、位相進みの要素を検討する。

第３図の（Ａ）に示すように、帰還ループ１４上の抵抗
４１．４２．４３のＹ形回路は、第３図の（Ｂ）に示す
ようにΔ形回路に変換され、Δ形回路の抵抗Ｒ３、Ｒ２
、Ｒ３は、 ｔ ・・・（３） ・・・（４） Ｉ ・・・（５） となる。このため、増幅回路は、第４図に示すようにな
り、この場合の帰還ループ１４での帰還量Ｆは、 Ｆ＝　　− ３Ｃｏ　Ｒｔ　＋１ Ｒｔ　　（ＳＣ４Ｒｚ　　＋１） Ｒ２（ｓｃｏ　Ｒｔ　＋１）＋Ｒ１（ＳＣ４Ｒｇ　＋１
）・　・　・（６） となる、ただし、Ｓ＝ｊωである。ここで、抵抗Ｒ＋、
Ｒｚに式（３）、（４）を代入するとともに、ｒ２＞＞
ｒ）、ｒ、に設定すると、Ｒｚ＞＞Ｒｔ　となるので、
式（６）は、 ＳＣ，Ｒ，＋１ となる。したがって、ｒｚ＞＞ｒ：＋において、帰還ル
ープ１４に容ＮＣ，の補正用のキャパシタ４４を入れる
ことで、安定化できることが判る。

ところで、Ｒ，＝Ｒ，＝Ｒとすると、式（６）は、１　
　　　　ｓｃ、Ｒｔ１ ・・・（８） □　・　Ｒ となる、ゆえに、容ＩＣ五が無い場合には、零点が無く
なって、極２／Ｃ０・Ｒが存在し、位相が遅れることに
なるので、キャパシタ４４による容ｆｆ１ｃ＋によって
極が移動し、寄生容１ｃ。による位相遅れが補償され、
高域まで安定した増幅動作を得ることができるのである
。

〔実験結果〕

第５図は、第１図に示した増幅回路のキャパシタ４４を
付加した場合と、付加しない場合の周波数に対する増幅
利得Ｇ　（ｄＢ）と位相φ（ｄｅｇ）を示しており、Ｇ
Ｉ、φ凰はキャパシタ４４による位相補償を施した場合
の利得および位相、Ｃ２、φ２はキャパシタ４４による
位相補償を施していない場合の利得および位相を表す。

この実験結果から明らかなように、キャパシタ４４によ
る位相補償を施していない場合、３０ＭＨｚ以上になる
と発振が生じているの対し、キャパシタ４４による位相
補償を施した場合には３０ＭＨｚ以上になっても発振を
伴うことなく、安定した増幅動作が得られることが判る
。

〔発明の効果〕

この発明によれば、増幅器に付加された帰還ループの寄
生容量による位相遅れを補償する一トヤパシタを設置し
たので、寄生容量による極を高域側、に移動させること
ができ、安定した増幅動作を高域まで行うことができる
。

【図面の簡単な説明】

第１図はこの発明の増幅回路の実施例を示す回路図、第
２図は第１図に示した増幅回路を簡略化して表した増幅
回路を示す回路図、第３図は第１図に示した増幅回路に
おける帰還ループの抵抗回路の変換を示す図、第４図は
第１図に示した増幅回路の帰還ループの抵抗回路を等価
変換した増幅回路を示す回路図、第５図は第１図に示し
た増幅回路におけるキャパシタの付加および未付加の場
合の増幅利得および位相特性を表す図、第６図は従来の
増幅回路を示す回路図、第７図は第６図に示した増幅回
路における演算増幅器の具体的な構成例を示す回路図、
第８図は第７図に示した演算増幅器の入力側トランジス
タの具体的な構成を示す断面図、第９図および第１０図
はトランジスタに生じる寄生容量を示す図である。 ２・・・演算増幅器（増幅器） １４・・・帰還ループ ４４・・・キャパシタ Ｃ０・・・寄生容量 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 増幅器の帰還ループの寄生容量による位相遅れを補償す
   るキャパシタを設置した増幅回路。