JPH01233983A - 制御信号判別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばビデオカメラ用映像信号処理回路にお
ける制御信号判別回路に関Ｊる。

（従来の技術） 例えば、ビデオカメラ用映像信号処理回路において、色
差線順次方式の場合、１水平走査期間（以下、１Ｈとい
う）毎にＢ−Ｙ信号とＲ−Ｙ信号が交互に送られてくる
。即ち、Ｂ−Ｙ信号或はＲ−Ｙ信号は２日周朋で不連続
に送られてくる。

この不連続信号を連続した信号に変換するためには、原
信号と、これを１Ｈｉｌ！延させた遅延信号とを２１１
周期の制御信号を用いて切り換えて連続信号に変換する
。

第４図は上記の変換を行なうデコード回路のブロック構
成を示１ものである。このデコード回路は、原信号入力
端子１と、１日遅延信号入力端子２とを右し、この２つ
の入力端子１，２から原信号及びそのＩＩＮ延信号をス
イッチ３．４に対して入力し、このスイッチ３．４を２
Ｈ周期の制御信号を用いてそれぞれ切り換え、連続なり
−Ｙ信号、Ｒ−Ｙ信号を出力端子５．６に出力させるも
のである。なお、符号７は制御信号の入力端子である。

第５図は第４図の回路におＧプる入力信号例と制御信号
例を示すもので、（ａ）のＢ−Ｙ、Ｒ−Ｙ信号入力と、
（ｂ）の遅延信号入力とを（Ｃ）の制御信号、で並べ換
え、Ｂ−Ｙ信号、Ｒ−Ｙ信号の補間を行なっている。

次に、これらのＢ−Ｙ信号、Ｒ−Ｙ信号を直角２相変調
し、バーストを付加しで、クロマ信号を出力させる。こ
の場合、バーストを生成する回路においても、２Ｈ周期
の制御信号が用いられる。

第６図はパース１〜生成回路のブロック構成を示１ムの
である。

このバースト生成回路は、ＮＴＳＣ時、ＰＡＬ時の双方
に対応するため、３種の位相の妥なるバースト発生手段
８．９．１０を用意しており、ＮＴＳＣ時はＰＡＬ／Ｎ
ＴＳＣ判別信号にてスイッチ１１が切り換えられ、１８
０°位相のバーストが出力端子１５に出力され、ＰＡＬ
時は２Ｈ周期の制御信号にて１３５°と２２５°位相の
バーストが１日毎にスイッチ１２ｒ：切り換えられ、ス
イッチ１１を介して出力される。ここでの位相はＢ−Ｙ
信号の変調軸をＯｏとした場合の位相である。

第７図は上記発生手段８．９．１０からの各バーストの
ベクトルを示すもので、ＮＴＳＣ時は（ａ）に示Ｊ如く
絶えず１８０°位相のバーストが出力され、ＰＡＬ時は
（ｂ）に示す如く１３５°と２２５°位相のバーストが
１１１毎に交Ｈに出力される。

第６図で制御信号は入力端子１３から入力され、ＰＡＬ
時はスイッチ１２を１１−１毎に切り換えるために用い
られる。また、スイッチ１１を切り換えるためのＮＴＳ
Ｃ／ＰＡＬ判別信号は、例えば入力端子１３からＰＡＬ
時に入力される制御信号の高位レベルを直流電源レベル
Ｖｃｃ、その低位レベルをＶｃｃ／２とした時、ＮＴＳ
Ｃ時には入力端子１３を基準電位点（アース）に接続し
ＰＡＬ時にはアースしないことによってＰＡＬ／ＮＴＳ
Ｃ判別回路１４で生成できる。このとき、ＰＡＬ／ＮＴ
ＳＣ判別回路１４の判別レベルを例えばＶ　ｃｃ／４と
することによって、判別回路１４はＰＡＬ時とＮＴＳＣ
時を判別することができる。

ここで、入力端子１３がＰＡＬ時とＮＴＳＣ時とで兼用
されている理由は、信号処理がＩＣ化され制御信号とし
て外部から供給される信号はＩＣビン数の制約を受ける
からである。

、ところで、以上のデコード及びバースト生成の信号処
理を１つのＩＣ内で行なう場合に、当然制御信号入力を
１ビンのみとし、入力する制御信号のみでＩＣ制御を行
いたいという要求が生じる。

ところが、現状の方式ではＮＴＳＣ時に制御信号入力端
子をアースに接続する操作が必要となる。

この問題に対する一つの解決法として、例えば、第８図
に示すようにＮＴＳＣ時とＰＡＬ時とで制御信号の直流
（以下、ＤＣという）レベルを変化させ、且つ３種の判
別レベル（破線にて示す）を設けることが考えられる。

しかし、近年、低電圧ＩＣが主流となり、３種の判別レ
ベルを持つことは、ＩＣ内の素子ばらつきや制御信号供
給回路との電圧ばらつき等を考えると、非常に困難にな
ることは明らかである。

（発明が解決しようとする課題） 上記の如く、従来は、制御信号を用いて色差線順次信号
のデコード、及びＮＴＳＣ時とＰＡＬ時のバースト生成
を１つのＩＣで行なおうとする場合、Ｉ　Ｃｉｂｌ制御
が厄介になるという問題があった。

そこで、本発明では、制御信号を用いて容易に色差線順
次信号のデコード、及びＮＴＳＣ時とＰＡＬ時のバース
ト生成を行なうことかでき、ＩＣ化に適した制御信号判
別回路を提供けることを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明の制御信号判別回路は、例えばＮＴＳＣ時とＰＡ
Ｌ時とで直流レベルが５１．ｊなる第１又は第２の制御
信号を入力として直流判別手段に供給し、該直流判別手
段にて第１又は第２の制御信号の直流レベルを検出し、
そのレベルに対応した直流電圧を出力させ、この直流電
圧と該電圧に対応した前記第１又は第２の制御信号とを
電圧比較手段にて電圧比較して１種類の制御信号を得る
ようにしたものである。直流判別手段の出力はＮＴＳＣ
時とＰＡＬ時の判別信号として使用することができる。

く作用） 本発明においては、ＮＴＳＣ時とＰＡＬ時で直流レベル
をシフトさせた制御信号を入力させ、直流判別手段にて
制御信号出力用の判別レベルとＮＴＳＣ／ＰＡＬ判別信
号を出力させるようにした。従って、色差線順次１３号
のデコード及びＮＴＳＣ／ＰＡＬのバースト生成を、１
秤の制御信号と２種の判別レベルを用いて行なうことが
でき、ＩＣ化回路の制御が容易となる。

（実施例） 以下、図面に示した実施例に基づいて本発明を説明１−
る。

第１図は本発明の一実施例の制御信号判別回路を示すブ
ロック図である。

この図において、入力端子２１にはＮＴＳＣ時とＰＡＬ
時とでＤＣレベルを変化（シフト）させた制御信号を入
力させ、その制御信号をＤＣ判別回路２２に供給する。

ＤＣ判別回路２２では、制御信号のＤＣレベルを検出し
てＮＴＳＣ時と、ＰＡＬ時のそれぞれに対応した２通り
の直流電圧を出力させる。ＤＣ判別回路２２は例えばシ
ュミットトリガを用いた回路で構成される。そして、こ
の、Ｄ　Ｃ判別回路２２からのＤＣ出力と入力端子２１
からの制御信号とをコンパレータ２３に入力して゛電圧
比較し、出力端子２４に制御信号出力を得ると同時に、
ＤＣ判別回路２２からのＤＣ出りをＮＴＳＣ／ＰＡＬ判
別信りとして端子２５に出力させる。出力端子２４に得
られる制御信号はＮＴＳＣ時かＰＡＬ時にかかわらず同
一直流レベルの１種類の制御信号となって出力される。

第２図は上記入力端子２１に入力される制御信号と上記
ＤＣ判別回路２２の出力との関係を説明する説明図であ
る。

まず、ＮＴＳＣ時には第２図（ａ）に示すように高位レ
ベルがＶｃｃ／２で低位レベルがＯである制御信号が入
力され、ＤＣ判別回路２２のシュミットレベル（出力を
反転させるレベル）は図（ａ）の−点鎖線の位置に設定
される。このとき、ＤＣ判別回路２２の出力は図（ａ）
の破線の位置にくる。

次に、ＰＡＬ時には第２図（ｂ）に示すように高位レベ
ルがＶＣＣで低位レベルがＶＣＣ／２である制御信号が
入力され、ＤＣ判別回路２２のシュミットレベルは図（
ｂ）の−点鎖線の位置に設定される。

このとき、ＤＣ判別回路２２の出力は図（ｂ）の破線の
位置にくる。

第３図は上記ＤＣ判別回路の具体的構成を示す回路図で
ある。

この図において、ダーリントン接続されたトランジスタ
Ｑｌ　、Ｑ２及びＱ４　、Ｑ３のうち、Ｑ２゜Ｑ３のエ
ミッタを相互接続すると共にトランジスタＱ９のコレク
タに接続している。トランジスタＱ１　、Ｑ４の各コレ
クタを直流電源ＶＣＣに接続し、トランジスタＱ１のベ
ースを制御信号入力端子２１どしている。トランジスタ
Ｑ２　、Ｑ３の各コレクタをカレントミラー構成された
トランジスタＱ５　、　Ｑ６　、及びＱ７．Ｑ８の各入
ツノ端に接続している。そして、そのカレントミラーの
各出力端をそれぞれトランジスタＱ１０．　Ｑｌｌの各
コレクタに接続すると共に、それぞれ抵抗Ｒ１、Ｒ２を
介して基準電圧源Ｖｒｅｆに接続している。、さらに、
トランジスタＱＩＯ，Ｑｌｌの各コレクタをそれぞれト
ランジスタＱ４のベース及び出力端子２Ｇに接続、して
いる。また、トランジスタＱ９　、　ＱＩＯ，Ｑｌｌの
各ベースを基準電圧’ＩＱ　Ｖ　８に接続し、各エミッ
タを基準電位点（アース）に接続している。なお、この
回路において、トランジスタＱ９のエミッタ面積をトラ
ンジスタＱ１０．　Ｑｌｌの各エミッタ面積の２倍にす
ることで、Ｑ９のコレクタ電流をＱ１０゜Ｑｌｌのコレ
クタ電流に比べ２倍流している。

上記構成の回路の動作を説明する。まず、上記回路にお
けるトランジスタＱｎ　　（但し、ｎ＝１．２゜・・・
　１１１）のコレクタ電流を（ｃｎとすれば、トランジ
スタＱ９　、　Ｑ１０．　Ｑｌｌの各コレクタ電流Ｉ　
Ｑ９゜ＩＣｌ０．Ｉｃ１ｌについては、 ＩＣ９＝　２１Ｃ１０＝　２１ｃ１１ どなる。そして、抵抗Ｒ１＝Ｒ２＝Ｒ，ＶｒＯｆ　−Ｖ
ｃｃ／２．Ｉｃ１Ｏ＝　ｌとしておく。例えば、ＮＴＳ
Ｃ時に第２図（ａ）に示１ような制御信号が入力された
とき、低位レベル（−〇）の入ツノ電位に対して差動対
をなすトランジスタＱ２　、Ｑ３のうちＱ３がオンする
。そして、トランジスタＱ３に電流２Ｉが流れると、ト
ランジスタＱ７　、Ｑ８の力し、ン［・ミラーでトラン
ジスタＱ８のコレクタに２Ｉなる電流が出力され、１ｃ
ｌｏ（＝Ｉ）との電流ｙ：ＬＩが抵抗Ｒ２に流れ込む。

よって、トランジスタＱ４のベースはＩＲ＋Ｖｒｅｆな
る電位となる。

簡単のためＩＲ＝（１／４）ＶｃｃとＪると、トランジ
スタＱ４のベース電位はＩ　Ｒ＋Ｖｒｅｆ　＝　（３／
４）Ｖｃｃとなり、トランジスタＱ１のベースに入力さ
れる制御信号が高位レベル（＝ＶＣＣ／２）となっても
状態は変わらない。このとき、トランジスタＱ２はオフ
しており、結局出力端子２６にはＶｒｅｒ−ＩＲ−（１
／４）ＶｃｃなるＤＣ′ｆｆｉ圧が現われる。従って、
第１図で説明したように、端子２１の制御信号入力と、
端子２ＧのＤＣ出力とをコンパレータにて電圧比較する
ことにより、出力端子２４に制御信号出力が得られる。

次に、ＰＡＬ時に第２図（ｂ）に示すような制御信号が
入力されたとき、高位レベル（＝ＶＣＣ）の入力電位に
対してトランジスタＱ２がオンしＱ３がオフする。この
ときは、トランジスタＱ６のコレクタに２１なる電流が
流れ、ＩＣ１１（＝１＞との電流差■が抵抗Ｒ１に流れ
込む。よって、トランジスタＱ４のベースはＶｒｅｆ　
−ＩＲ−（１／４．＞ｖＣＣとなる。ココテ、ＩＲ＝　
（１／４）Ｖｃｃとする。従って、トランジスタＱ１の
ベースに人力される制御信号が低位レベル（＝Ｖｃｃ／
２＞となってし状態は変わらない。このとき、出力端子
２６にはＶｒｅｆ　＋　Ｉ　Ｒ＝　（３／４　）　Ｖｃ
ｃとなるＤＣ電圧が現われる。従って、このときも同様
に第１図で述べた如く端子２１の制御信号入力と、端子
２６のＤＣ出力とをコンパレータにて電圧比較Ｊること
により、出力端子２４に制御信号出力が（ｑられる。

また、端子２６のＤＣ出力自体がＮＴＳＣ／ＰＡＬ判別
信号とじて使用できることは勿論である。

なお、トランジスタ０１〜Ｑ４がダーリントン接続とな
っているのは、トランジスタＱ１のベースが電源電圧Ｖ
ｃｃになったときでもＱ２が飽和しないようにするため
である。よって、制御信号の入力レベルによってはトラ
ンジスタＱｌ　、Ｑ４は特に必要としイ【い。

［発明の効果］ 以上述べたように本発明によれば、ＩＣ化回路に適した
制御信号処理が可能となり、色差線順次信号のデコード
や、ＮＴＳＣ時及びＰＡＬ時のバースト生成を制御信号
にで容易に行なうことも可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の制御信号判別回路を示すブ
ロック図、第２図は第１図の回路動作を説明する説明図
、第３図は第１図におけるＤＣ判別回路の一実施例を示
す回路図、第４図は色差線順次方式における従来のデコ
ード回路の構成を示づブロック図、第５図は第４図の回
路動作を説明する説明図、第６図は従来のバースト生成
回路の構成を示１ブロック図、第７図は第６図の各バー
ストを示すベクトル図、第８図は従来例の制御信号及び
判別レベルを示す説明図である。 ２１・・・制御信号入力端子、 ２２・・・ＤＣ判別回路、　２３・・・コンパレータ、
２４・・・制御信号出力端子、 ２５・・・ＮＴＳＣ／ＰＡＬ判別信号出ノｊ端子。 第１図 第４図 旧 第５図 ■ 第８図

Claims (1)

1. 【特許請求の範囲】 直流レベルをシフトした第１又は第２の制御信号が入力
   される入力端子と、 この入力端子から供給される前記第１又は第２の制御信
   号の直流レベルを判別し、そのレベルに対応した直流電
   圧を出力する直流判別手段と、この直流判別回路からの
   直流電圧と該電圧に対応した前記第１又は第２の制御信
   号とを電圧比較し１つの制御信号を出力する電圧比較手
   段とを具備したことを特徴とする制御信号判別回路。