JPH01233539A - バスインタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、バスインタフェース回路に関し、特にプロ
セッサと複数のＩ１０機器間のデータ転送に関するもの
である。

（従来の技術） 第２図に制御装置と複数の入出力装置間の接続を示す。

第２図において、１は制御装置、２は双方向のデータバ
ス、３はアドレスバス、４は書き込み信号線（以下ＷＲ
線という）、５は読み取り信号線（以下ＲＤ線という）
、　　６は確認信号線（以下ＲＤＹ線という）、７１〜
７ｎは入出力装置（１）〜（ｎ）をそれぞれ示す。

第３図は入出力装置（ｉ）Ｊｉ（ｉ＝１．２，３．・・
・、ｎ）の内部を示すブロック構成図である。第３図に
おいて、７０１は比較器（ＣＭＰ）　、　７０２はｔｙ
回路、７０３はアンド回路、７０４は遅延回路（ＤＬ）
、７０５は入出力装置の本体部分を示す。

通常、ＷＲ線４、ＲＤ線５、ＲＤＹ線６は共に“０”と
なっている。制御装置１から入出力装置（ｉ）７ｉ　（
ｉ−１，２，３，・・・、ｎ）に対しデータを書き込む
とき、アドレスバス３に装置番号を、データバス２に書
き込むべきデータをそれぞれ送出し、その後、ＷＲ線４
を“１”にする。一方、入出力装置（ｉ）７ｉ（ｉ＝１
．２，３．−−−　、ｎ）からデータを読み取るときに
は、制御装置１は装置番号をアドレスバス３に送出し、
データバス２はフローティングにし、ＲＤ線５を“１″
にする。

入出力装置（ｉ）７ｉ（ｉ＝１．２，３．−、ｎ）では
、アドレスバス３の装置番号と当該入出力装置の装置番
号を比較器（（：ＭＰ）７０１で比較する。比較器（Ｃ
ＭＰ）７０１の出力（Ａ＝Ｂ端子）は、アドレスバス３
の装置番号が当該入出力装置の装置番号と等しいときに
“１”を出力し、等しくないときは“０”を出力する。

ＲＤ線３とＷＲ線４はオア回路７０２に接続され、その
出力は比較器（ＣＭＰ）７０１の出力とともにアンド回
路７０３に入力される。アンド回路７０３は当該入出力
装置が指定されしかも書き込み又は読み取り信号を受信
しているときのみ“１”を出力し、遅延回路（ＤＬ）７
０４と本体部分７０５に送出する。遅延回路（ＯＬ）７
０４の出力はＲＤＹ線６に接続され、制御装置１に確認
信号が送出される。制御装置１はＲＤＹ線６が“１”に
なったことを検出するとＷＲ線４、ＲＤ線５を“０”に
する。ＷＲ線４、ＲＤ線５が“０”になるとオア回路７
０２の出力が“０となり、遅延回路（ＤＬ）７０４が一
定時間後に“０”となり、一連の動作が終了する。

（発明が解決しようとする問題点） しかしながら、上記構成の装置では、入出力装置７ｉ（
ｉ＝１，２，３．−、ｎ）が故障した場合、又は電源が
入っていないあるいは接続されていない場合には、確認
信号が返送されないため制御装置１はその時点で動作が
停止してシステムダウンするという問題点があった。

この発明は、以上述べた入出力装置の故障等により制御
装置が停止する問題点を除去したバスインタフェース回
路を提供することを目的上する。

（問題点を解決するための手段） 本発明は、１個の制御装置と複数の入出力装置との間に
データ、アドレス、読み取り、書き込み、確認信号の各
信号線をバス状に接続して構成され、制御装置から入出
力装置に対しデータの書き込み又は読み出しを行うとき
、制御装置から書き込み信号又は読み取り信号を送出し
、これに対し入出力装置から確認信号を返送して制御装
置の書き込み信号又は読み埠り信号送出を停止すること
によりデータ転送を行うシステムにおけるバスインタフ
ェース回路に係るもので、前記従来技術の問題点を解決
するため、予め定られた１個の入出力装置が制御装置か
らの書き込み信号及び読み出し信号を監視し、該信号が
予め定められた時間以上継続したとき該入出力装置が確
認信号を制御装置へ送出することを特徴とする。

（作用） 本発明では、制御装置からの書き込み又は読み出し対象
となフた入出力装置が故障等のため確認信号を返送でき
なかった場合、一定時間以上書き込み信号又は読み出し
信号が継続するので、予め定められた１個の入出力装置
がその継続を検出する。そして制御装置に対し、確認信
号を返送できなかった入出力装置に代わって確認信号を
返送する。これにより、制御装置は書き込み信号又は読
み出し信号の送出を停止する。したがって、対象となっ
た入出力装置が故障等により確認信号を返送しないこと
に起因するシステムダウンの発生がなくなり、前記従来
技術の問題点が解決される。

（実施例） 第１図はこの発明の実施例を示すブロック構成図であり
、７０６はカウンタ（ＣＮＴ）　、７０７はクロック発
生器、７０８はオア回路をそれぞれ示し、その他の要素
は第３図と同じであり同一符号を付しである。本実施例
では、予め定められた１個の入出力装置が制御装置１（
第２ス）からの書き込み信号及び読み出し信号を監視し
、該信号が予め定められた時間以上継続したときその入
出力装置が確認信号を制御装置１に返送するようにして
、システムダウンを防ぐようにしている。

カウンタ（ＣＮＴ）７０６は蔚１端子に“０”が入力さ
れたときクリアされ、その出力Ｑ０〜Ｑ３は“０”とな
る。又、ＣＬＲ端子に“１”が入力されかつＣに端子が
“０”から“１”に変化したとき、カウンタ値は１増加
する。

オア回路７０２の出力はカウンタ（（：ＮＴ）７０６の
ＣＬＲ端子に、クロック発生器７０７の出力はカウンタ
（ＣＮＴ）７０６のＣＫＨ４子にそれぞれ接続される。

カウンタ（ＣＮＴ）７０６の出力Ｑ３　　（最上位ビッ
ト）はオア回路７０８の入力に接続され、オア回路７０
８の他方の入力は遅延回路（ＤＬ）７０４の出力に接続
され、オア回路７０８の出力はＲＤＹ線６に接続される
。その他の接続構成については第３図と同じである。

動作に゛ついて説明すると、制御装置１（第１図）から
入出力装置（ｉ）７ｉ（国、２，３．−、ｎ）に対して
書き込み及び読み取りを行っていないときには、ＷＲ線
４及びＲＤ線５は共に“０″のため、オア回路７０２の
出力、すなわちカウンタ（ＣＮＴ）７０６のＣＬＲ端子
は“０”となり、カウンタ（ＣＮＴ）　７０６の出力Ｑ
０〜Ｑ３は全て“θ″′となっている。

一方、書き込み又は読み出しのときには、ＷＲ線４又は
ＲＤ線５が１”となることによりオア回路７０２の出力
が“１”となり、クロック発生器７０７からのクロック
の立ち上りでカウンタ（ＣＮＴ）　７０６がカウントア
ツプされる。

正常時には、カウンタ（ＣＮＴ）７０６の出力Ｑ３が“
１″になる前にＲＤＹ線６が“１”となり、ＷＲ線４、
ＲＤ線５が“０”、オア回路７０２の出力が“Ｏ′とな
り、カウンタ（ＣＮＴ）７０６はクリアされ、書き込み
、読み出し動作が終了する。

しかし、故障等によりＲＤＹ線６に“１”が返送されな
いときには、ＷＲ線４又はＲＤ線５の“１″′が継続し
、予め定められた１個の入出力装置においてカウンタ（
ＣＮＴ）７０６がカウントアツプされ、カウンタ（ＣＮ
Ｔ）７０Ｂの出力Ｑ３が“１になり、オア回路７０８を
介してＲＤＹ線６に５“１”を返送する。そしてこの返
送された“１”を制御装置１が受信すると、ＷＲ線４、
ＲＤ線５は０”となり、オア回路７０２を介してカウン
タ（ＣＮＴ）　７０６がクリアされ、オア回路７０８を
介してＲＤＹ線６が“０′となり、システムダウンが防
止される。

（発明の効果） 以上、詳細に説明したように、この発明によれば、制御
装置が指定した入出力装置が故障等の場合でも、確認信
号が返送されるため、制御装置が停止しシステムダウン
となることを防ぐことが期待できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図は制御装置と複数の入出力装置間の接続を示す図、第
３図は従来の入出力装置を示すブロック構成図である。 １・−制御装置、　２−データバス、 ３・・・アドレスバス、 ４・−書き込み信号線（ＲＷＭ　）、 ５−・読み取り信号線（ＲＤ線）、 ６・・・確認信号線（ＲＤＹ線）、 ７１〜７ｎ−入出力装置（１）〜（ｎ）、７０１−比較
器（ＣＭＰ）、 ７０２．７０８−オア回路、７０３・−アンド回路、７
０４−遅延回路（ＤＬ）、 ７０５−入出力装置の本体部分、 ７０６−カウンタ（ＣＮＴ）、 ７０７・−クロック発生器。

Claims (1)

1. 【特許請求の範囲】 １個の制御装置と複数の入出力装置との間にデータ、ア
   ドレス、読み取り、書き込み、確認信号の各信号線をバ
   ス状に接続して構成され、 制御装置から入出力装置に対しデータの書き込み又は読
   み出しを行うとき、制御装置から書き込み信号又は読み
   取り信号を送出し、これに対し入出力装置から確認信号
   を返送して制御装置の書き込み信号又は読み取り信号送
   出を停止することによりデータ転送を行うシステムにお
   けるバスインタフェース回路において、 予め定られた１個の入出力装置が制御装置からの書き込
   み信号及び読み出し信号を監視し、該信号が予め定めら
   れた時間以上継続したとき該入出力装置が確認信号を制
   御装置へ送出することを特徴とするバスインタフェース
   回路。