JPH01232445A - Pseudo-error generation system - Google Patents
Pseudo-error generation systemInfo
- Publication number
- JPH01232445A JPH01232445A JP63058640A JP5864088A JPH01232445A JP H01232445 A JPH01232445 A JP H01232445A JP 63058640 A JP63058640 A JP 63058640A JP 5864088 A JP5864088 A JP 5864088A JP H01232445 A JPH01232445 A JP H01232445A
- Authority
- JP
- Japan
- Prior art keywords
- error
- pseudo
- register
- information
- error information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は疑似エラー発生方式に関し、特に処理装置のハ
ードウェアに疑似エラーを発生させる疑似エラー発生方
式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pseudo error generation method, and more particularly to a pseudo error generation method for generating a pseudo error in the hardware of a processing device.
一般に、情報処理装置などの処理装置では、ハードウェ
アエラーが発生したとき、ファームウェアでそのエラー
処理を行っており、ファームウェアによるエラー処理の
動作が正しく動作するかどうかを、疑似エラーの発生に
より試験して評価する必要がある。Generally, when a hardware error occurs in a processing device such as an information processing device, the error is handled by the firmware, and whether or not the error handling operation by the firmware is working correctly is tested by generating a pseudo error. It is necessary to evaluate the
従来の疑似エラー発生方式は、このような疑似エラーの
発生の方法として、ハードウェアエラーの要因を、処理
装置の外部より与える方法を取っている。Conventional pseudo-error generation methods employ a method of providing a hardware error factor from outside the processing device as a method for generating such pseudo-errors.
上述した従来の疑似エラー発生方式は、エラーの発生の
タイミングを内部の動作に関係なく外部より与えるので
、特定のタイミングにおけるエラーの発生に関するエラ
ー処理の動作が正しく動作するかどうかを、疑似エラー
の発生により試験して評価することができないという欠
点がある。In the conventional pseudo-error generation method described above, the timing of error occurrence is given from the outside regardless of internal operations, so whether or not the error processing operation regarding the occurrence of an error at a specific timing is working correctly can be determined by using the pseudo-error method. It has the disadvantage that it cannot be tested and evaluated depending on the occurrence.
また、ハードウェアエラーの要因を、処理装置の外部か
ら与えるので、LSI内部のハードウェアエラーと同じ
性質のハードウェアエラーを発生させることができない
という問題点がある。Furthermore, since the cause of the hardware error is provided from outside the processing device, there is a problem that it is not possible to generate a hardware error of the same nature as a hardware error inside the LSI.
本発明の目的は、疑似エラーレジスタを設け、マイクロ
プログラムの命令で、その疑似エラーレジスタに疑似エ
ラー情報を保持させ、必要なときにその疑似エラー情報
をエラーレジスタに転送きせることにより、ファームウ
ェアの任意のステップで、必要なタイミングにおける必
要な性質の疑似ハードウェアエラーを発生させることが
できる疑似エラー発生方式を提供することにある。An object of the present invention is to provide a pseudo-error register, store pseudo-error information in the pseudo-error register using microprogram instructions, and transfer the pseudo-error information to the error register when necessary. The object of the present invention is to provide a pseudo-error generation method that can generate a pseudo-hardware error of the necessary nature at the necessary timing.
本発明の疑似エラー発生方式は、マイクロプログラムに
より制御されるとともに、発生したハードウェアエラー
を検出した結果のエラー情報を保持するエラーレジスタ
を有する処理装置の疑似エラー発生方式において、
(A>前記エラーレジスタと同じエラー情報を保持する
ことができる疑似エラーレジスタ、(B)マイクロプロ
グラムの第1の命令により、前記疑似エラーレジスタに
種々の疑似エラー情報を書込むことができる疑似エラー
情報書込み手段、
(C)マイクロプログラムの第2の命令により、前記疑
似エラーレジスタに保持された疑似エラー情報を前記エ
ラーレジスタに転送することにより、その疑似エラー情
報が示す疑似エラーを発生させる疑似エラー情報転送手
段、を備えて構成されている。The pseudo error generation method of the present invention is a pseudo error generation method for a processing device that is controlled by a microprogram and has an error register that holds error information as a result of detecting a hardware error that has occurred. a pseudo error register capable of holding the same error information as the register; (B) pseudo error information writing means capable of writing various pseudo error information to the pseudo error register according to a first instruction of a microprogram; C) pseudo error information transfer means for generating a pseudo error indicated by the pseudo error information by transferring the pseudo error information held in the pseudo error register to the error register according to a second instruction of the microprogram; Configured with the necessary features.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の疑似エラー発生方式の一実施例を示す
ブロック図である。FIG. 1 is a block diagram showing an embodiment of the pseudo error generation method of the present invention.
第1図に示すように、マイクロプログラムにより制御さ
れる処理装置の中で、ハードウェアエラー検出ロジック
1は、平常の動作で発生するハードウェアエラーを常に
検出している。As shown in FIG. 1, in a processing device controlled by a microprogram, a hardware error detection logic 1 constantly detects hardware errors that occur during normal operation.
なお、入力セレクタ2は、平常時には、ハードウェアエ
ラー検出ロジック1の出力を選択しているので、この検
出結果のエラー情報は、入力セレクタ2を通じて、エラ
ーレジスタ3に保持され、ハードウェアエラー出力4に
得られることとなる。In addition, since the input selector 2 normally selects the output of the hardware error detection logic 1, the error information of this detection result is held in the error register 3 through the input selector 2, and is output to the hardware error output 4. It will be obtained.
一方、疑似エラーレジスタ5は、エラーレジスタ3と同
じ種類のエラー情報を保持することができる。On the other hand, the pseudo error register 5 can hold the same type of error information as the error register 3.
また、疑似エラーレジスタ5には、疑似エラー情報書込
み手段として、マイクロプログラムの第1の命令で、ラ
イトパス6から、種々の疑似エラー情報を書込むことが
できる。Further, various pseudo error information can be written into the pseudo error register 5 from the write path 6 by the first instruction of the microprogram as a pseudo error information writing means.
さらに、疑似エラー情報転送手段として、マイクロプロ
グラムの第2の命令で、ファームウェアの任意のステッ
プに、入力セレクタ2に疑似エラーレジスタ5を選択さ
せ、疑似エラーレジスタ5に保持された疑似エラー情報
をエラーレジスタ3に転送することにより、その疑似エ
ラー情報をエラーレジスタ3に保持することができる。Furthermore, as a pseudo error information transfer means, the second instruction of the microprogram causes the input selector 2 to select the pseudo error register 5 in an arbitrary step of the firmware, and the pseudo error information held in the pseudo error register 5 is transferred to the pseudo error register 5. By transferring the pseudo error information to the register 3, the pseudo error information can be held in the error register 3.
この結果、エラーレジスタ3の出力であるハードウェア
エラー出力4から、疑似エラー情報を送出することがで
きる。As a result, pseudo error information can be sent from the hardware error output 4 which is the output of the error register 3.
以上述べたように、本実施例の疑似エラー発生方式は、
疑似エラーレジスタを設け、マイクロプログラムの命令
で、その疑似エラーレジスタに疑似エラー情報を保持さ
せ、必要なときにその疑似エラー情報をエラーレジスタ
に転送させることにより、ファームウェアの任意のステ
ップで、必要なタイミングにおける必要な性質の疑似ハ
ードウェアエラーを発生させることができる。As mentioned above, the pseudo error generation method of this embodiment is as follows:
By providing a pseudo-error register, using a microprogram instruction to store pseudo-error information in the pseudo-error register, and transferring the pseudo-error information to the error register when necessary, any necessary steps in the firmware can be made. Pseudo hardware errors of the desired nature in timing can be generated.
このため、処理装置におけるファームウェアやソフトウ
ェアによるエラー処理を容易に評価することができるこ
ととなる。Therefore, error handling by firmware and software in the processing device can be easily evaluated.
以上説明したように、本発明の疑似エラー発生方式は、
疑似エラーレジスタを設け、マイクロプログラムの命令
で、その疑似エラーレジスタに疑似エラー情報を保持さ
せ、必要なときにその疑似エラー情報をエラーレジスタ
に転送させることにより、ファームウェアの任意のステ
ップで、必要なタイミングにおける必要な性質の疑似ハ
ードウェアエラーを発生させることができるという効果
を有している。As explained above, the pseudo error generation method of the present invention is
By providing a pseudo-error register, using a microprogram instruction to store pseudo-error information in the pseudo-error register, and transferring the pseudo-error information to the error register when necessary, any necessary steps in the firmware can be made. This has the effect that a pseudo hardware error of the necessary nature in timing can be generated.
第1図は本発明の疑似エラー発生方式の一実施例を示す
ブロック図である。
1・・・・・・ハードウェアエラー検出ロジック、2・
・・・・・入力セレクタ、3・・・・・・エラーレジス
タ、4・・・・・・ハードウェアエラー出力、5・・・
・・・疑似エラーレジスタ、6・・・・・・ライトパス
。FIG. 1 is a block diagram showing an embodiment of the pseudo error generation method of the present invention. 1...Hardware error detection logic, 2.
...Input selector, 3...Error register, 4...Hardware error output, 5...
...Pseudo error register, 6...Write path.
Claims (1)
たハードウェアエラーを検出した結果のエラー情報を保
持するエラーレジスタを有する処理装置の疑似エラー発
生方式において、 (A)前記エラーレジスタと同じエラー情報を保持する
ことができる疑似エラーレジスタ、 (B)マイクロプログラムの第1の命令により、前記疑
似エラーレジスタに種々の疑似エラー情報を書込むこと
ができる疑似エラー情報書込み手段、 (C)マイクロプログラムの第2の命令により、前記疑
似エラーレジスタに保持された疑似エラー情報を前記エ
ラーレジスタに転送することにより、その疑似エラー情
報が示す疑似エラーを発生させる疑似エラー情報転送手
段、を備えることを特徴とする疑似エラー発生方式。[Scope of Claims] In a pseudo error generation method for a processing device that is controlled by a microprogram and has an error register that holds error information as a result of detecting a hardware error that has occurred, (A) the same as the error register; a pseudo error register capable of holding error information; (B) a pseudo error information writing means capable of writing various pseudo error information to the pseudo error register according to a first instruction of a micro program; (C) a micro pseudo error information transfer means for generating a pseudo error indicated by the pseudo error information by transferring the pseudo error information held in the pseudo error register to the error register according to a second instruction of a program; Features a pseudo error generation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63058640A JPH01232445A (en) | 1988-03-11 | 1988-03-11 | Pseudo-error generation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63058640A JPH01232445A (en) | 1988-03-11 | 1988-03-11 | Pseudo-error generation system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01232445A true JPH01232445A (en) | 1989-09-18 |
Family
ID=13090179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63058640A Pending JPH01232445A (en) | 1988-03-11 | 1988-03-11 | Pseudo-error generation system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01232445A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173829A (en) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | Error generating method |
-
1988
- 1988-03-11 JP JP63058640A patent/JPH01232445A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173829A (en) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | Error generating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004516549A (en) | Single step processing | |
US7640450B1 (en) | Method and apparatus for handling nested faults | |
JPH01232445A (en) | Pseudo-error generation system | |
JPH0444136A (en) | Memory access controller | |
JP2616542B2 (en) | Pseudo failure generation system | |
JPH01231134A (en) | Artificial fault generating system for information processor | |
JPS6270947A (en) | Control system for debug interruption | |
JPH0268633A (en) | Check circuit for microprogram | |
JPS62166451A (en) | History analyzing device for logical unit | |
JPH03105630A (en) | Error correcting system | |
JPH0520215A (en) | Information processor | |
JPS61187044A (en) | Information processor | |
JPH0668015A (en) | Assign information holding circuit | |
JPS6282439A (en) | False trouble generating system | |
JPH0240727A (en) | Error detecting and correcting device | |
JPS62242245A (en) | Data checking device in data transfer route | |
JPH01223565A (en) | Information processor | |
JPS63193248A (en) | Pseudo fault generating circuit | |
JPH0298758A (en) | Microprogram controller | |
JPH03139738A (en) | Information processor | |
JPH0198033A (en) | Detecting circuit for data error | |
JPH0546390A (en) | Operation error information holding device of electronic computer | |
JPH03130851A (en) | Patrol process control system | |
JPS6288198A (en) | Memory device | |
JPH0519745B2 (en) |