JPH01229985A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １直立１ 本発明は集積回路に関し、特にＬＳＩやｖ　ｌ−ｓ■等
の比較的大規模な集積度を有する集積回路に関するもの
である。

従来技術 従来のこの種の＄積回路は複数の外部入力端子から入力
される２値または３値のディジタル信号により内部論理
回路が所定の動作を行い、２（’Ｉｉｉたは３値のディ
ジタル信号を複数の外部出力端子へ出力するようになっ
ている。

これ等集積回路がプリント基板上に実装、配線接続され
た複数枚の回路パッケージにより情報ダ１理装置は構成
されており、この情報処理装置の自己診断を行う場合、
回路パッケージをダイナミ！りに動作させ、回路パッケ
ージ上の各集積回路を連動させて回路パッケージとして
の所定の動作が正常に実行されるか否かによって、診断
を行なう方式が用いられる。

各集積回路が連動して回路パッケージの所定の動作を実
現するために、回路パッケージが正常動作しない場合、
その故障箇所検出の分解能は、集積回路数個分の回路範
囲内が限界であり、集積回路単位の分解能を実現するこ
とは不ｉ＋能に近い。

よって故障回路パッケージの修理時、故障した集積回路
を見つけるための作業か必要となるという欠点がある。

次に、集積回路の内部論理回路を内部診断づる際、内部
論理回路の論理構造が深ければ深い程、内部論理回路を
動作させるために必要となる複数入力信号１直の組合せ
パターン長は長くなる傾向があり、また組合せパターン
の作成が難しくなる。

そのため、一定量の論理を複数個の集積回路に分割し実
現する時、分割数を減少させ、各集積回路の集積度を増
大させていけはいく程、一定量の論理を診断するために
必要となる各集積回路の複数入力信号値の組合せパター
ンの総和が増大する。

４−なわち診断に必要となる時間が増大するという欠点
があり、また組合せパターン作成困難による組合せパタ
ーン不足により、故障検出率の低下を招くという欠点が
ある。

九肌△■辿 本発明の目的は、内部論理回路の動作を集積回路内部で
診断するようにして、回路パッケージの故障検出箇所の
分解能を、集積回路単位にまで高め得る集積回路を提供
することである。

本発明の他の目的は、内部論理回路試験用の入力データ
パターンの増大を抑え、診断時間を減少させ得ると共に
、入力データパターンの作成が容易となり高い故障検出
率を実現可能な集積回路を提供することである。

発明の構成 本発明による集積回路は複数の論理回路ブロックと、こ
れ等各論理回路ブロックに対して動作診断用の入力信号
と通常動作用の入力信号とを夫々択一的に供給する信号
供給手段と、前記論理回路ブロックの各々の出力信号を
択一的に導出するｊ２Ｊ択手段と、前期信号供給手段に
より前記動作診断用の入力信号が供給されている論理回
路ブロックにおける前記動作診断用の入力信号に対する
出力信号の期待値を予め設定可能なレジスタ手段と、前
記選択手段の選択出力と前記レジスタ手段に設定された
期待値とを比較する比較手段とを含むことを特徴として
いる。

実施例 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明による集積回路１は例えば３分割化さ
れた内部論理回路ブロックＡ、Ｂ。

Ｃを有している。

レジスタ群Ａｌｌは外部端子２から入力されるｍ（ｍ：
自然数）本の入力信号をデータ入力信号とし、外部端子
７から入力される制御信号によりセントされるｍビット
分のレジスタ群である。

レジスタ群Ｂ１２は同じく外部端子２がら入力されるｍ
本の入力信号をデータ入力信号とし、外部端子８から入
力される制御信号によりセットされるｍビジ５分のレジ
スタ群である。

入力選択回路１３は外部端子２がらのｒｎ本の人力信号
を一方の入力群とし、レジスタ群Ａｌｌのｒｎ本の出力
信号を他方の入力群とし、外部端子３からの入力信号を
選択１λ号とするマルチプレクサである。そのｍ本の出
力信号はそれぞれ論理回路ブロックＡ１６の入力群に接
続されている。

入力選択回路１４および１５は論理回路ブロックＡ１６
および論理回路ブロックＢ１７のｍ本の出力信号をそれ
ぞれ一方の入力群とし、レジスタ群ＡｌｌのＩｎ本の出
力信号を共通に他方の入力群とし、外部端子４および５
からの入力信号をそれぞれ選択信号とするマルチプレク
サである。それぞれのｍ本の出力信号はそれぞれ論理回
路ブロックＢ１７および論理回路Ｃ１８の入力群に接続
される。

論理回路ブロックＡ１６はｍ本の入力信号に従って所定
の動作を行ない、入力選択口ｖ！１１４の一方の入力群
に対してｍ本の信号を出力する。論理回路ブロックＡ１
６からのｍ本の出力信号は外部端子４からの選択信号に
よって入力選択口Ｉ　１　ｔｌにおいて選択され、論理
回路ブロックＢ１７に入力される。論理回路ブロック８
１７はｍ本の入力信号に従って所定の動作を行ない、入
力選択回路１５の一方の入力群に対しｍ本の信号を出力
する。

論理回路ブロツクＢ１７からのｍ本の出力信号は、外部
端子５からの選択信り−にょって人力」パ択回路１５に
おいて選択され、論理回路ブロフク０１８に入力される
。論理回路ブ１７ツクｃ１８はｍ本の入力信号に従って
所定の動作を行ない、外部端子９にｍ本の信号を出力す
る。以上の様に構成することにより、論理回路ブロック
Ａ、ｎ、Ｃは外部端子２からのｍ本の入力信号によって
それぞれ所定の動作を行なう。

出力選択回路１９は入力選択回路１３．１１１゜１５お
よび論理回路ブロックＣ１８がら出力されるｍ本の信号
を各入力群とし、外部端子６からの入力信号を選択信号
とするマルチプレクサである。

データ比較回路２０は出力選択回路１９がら出力される
ｍ本の信号を一方の入力群とし、レジスタ群Ｉ］１２か
ら出力されるｍ本の信号を他方の人力群とし、両入力群
の信号レベルの一致性をビット、単位に比較し、すべて
一致しているが否かを示す情報信号を外部端子１０に出
力している。

第２図はデータ比較回路２０の具体例を示す図である。

出力選択回路群１つからσ）出力群と、レジスタｉｒ３
］２からの出力群との対応ビット同士を人力とする排曲
的論理和ゲート１１１〜４５と、これ等ゲート出力の全
てのオアを出力するオアゲ−ｈ・１６とからなる。

まず最初に、本発明の集積回路が池の集積回路と連動し
て動作する通常動作時について、その動作を説明する。

外部端子２からのｍ本の入力信号は外部端子３からの選
択信号によって入力選択回路１３において選択され、論
理回路ブロックＡ１６に入力される。そして、順次論理
回路ブロックＢ１７．Ｃ１８を経て最終的に外部端子９
にｍ本の信号が出力され、集積回路の持つ所定の機１指
が実現されるのである。

次に本発明の集積回路において、内部論理回路の動作を
内部で診断する方法について説明する。

先ず、論理回路ブ１７ツクＡ１６が行なう複数の所定の
動作のうち、一つの動作を行なわせるために必要なｍ本
の入力信号のデータ組合せパターン含、レジスタ群Ａｌ
ｌに対して外部端子２からのデータおよび外部端子７か
らの制御信号によりセントする。また、レジスタ群Ａｌ
ｌにセットされな１１本の入力信号により、論理回路ブ
ロックＡ１６か所定の動作を正常に行なった場合に出力
か期待される出力信号のデータ組合せパターンを、レジ
スタ群１２に対して、外部端子２からのデータおよび外
部端子８からの制御で３号によりセソｔ〜する。

入力選択口Ｒ１３は外部端子３によりレジスタ群Ａｌｌ
のｍ本の出力信号を選択して、論理回路ブロックＡ１６
に出力し、論理回路プロ１りＡ１６はｍ本の入力信号に
従って動作し、その結果を入力選択回路１４に出力する
９人力選択回路１・１は外部端子４により論理回路ブロ
ックＡ１６の１ｆ１本の出力信号を選択して出力選択回
路１つに出力する。出力選択回路１つは外部端子６によ
り出力選択回路１９のｍ本の出力信号を選択してデータ
比較回路２０に出力する。

したがって、データ比較回８２０では、論理回路ブロッ
クＡ１６がｍ本の入力信号に対して動作した結果として
出力されるｍ本の信号と、レジスタ群Ｂ１２にセットさ
れ論理回路ブロックＡ１６がｍ本の入力信号に対して正
常動作した結果として期待されるｍ本の信号とが、ビッ
ト単位に比較される。このときすべて一致している場合
に、論理回路ブロックＡ１６のｍ本の入力に対する動作
は正常であり、そうでない場合は、異常となるので、人
々の場合に応じて外部端子１０にその情報信号が出力さ
れる。

この様にして、論理回路ブロックＡ１６が行なう複数の
所定の動作について、その動作を行なわせるために必要
なｒｎ本の入力信号のデータ組合せパターンと、正常動
作時に期待されるｍ本の出力信号のデータ組合せパター
ンとを、それぞれレジスタ群Ａｌｌおよび°レジスタ群
Ｂ１２にセントし、データ比較回路２０にて実際の動作
を比較することをＩｎ次行なっていき、すべてが正常だ
った場合、論理回路ブロックＡ１６は正常であると診断
される。

同様にして、論理回路ブロックＢ１７および論理回路ブ
ロックＣ１８についても、診断することが可能であるこ
とは明らかであり、各論理回路プロックについて、それ
ぞれ診断を行なうことによって本集積回路の内部論理回
路全体について内部診断か実現される。

発明の効果 以上述べた如く、本発明によれは、集積回路内部に誇断
用の回路を予め設けておくことにより、回路パッケージ
の故１１１１箇所の検出分解能を！Ａ積回路単まで高め
得るという効果かある。

また集積回路内部を複数ブロックに分割し、ブロック単
位に診断が可能となるので、試験用人力データパターン
の増大を抑えることかでき、診断時間の増大を防ぐこと
ができると共に、入力データパターンの作成が容易とな
り、高い故障検出率を実現できるという効果もある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックのデータ比較回路の具体例を示す回路図であ
る。 主要部分の符号の説明 １１．１２・・・・・・レジスタ群 １３〜１５・・・・・・入力選択回路 １６〜１８・・・・・・論理回路ブロック１９・・・・
・・出力選択回路 ２０・・・・・・データ比較回路 田願入　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. （１）複数の論理回路ブロックと、これ等各論理回路ブ
   ロックに対して動作診断用の入力信号と通常動作用の入
   力信号とを夫々択一的に供給する信号供給手段と、前記
   論理回路ブロックの各々の出力信号を択一的に導出する
   選択手段と、前期信号供給手段により前記動作診断用の
   入力信号が供給されている論理回路ブロックにおける前
   記動作診断用の入力信号に対する出力信号の期待値を予
   め設定可能なレジスタ手段と、前記選択手段の選択出力
   と前記レジスタ手段に設定された期待値とを比較する比
   較手段とを含むことを特徴とする集積回路。