JPH01223823A

JPH01223823A - 位相同期発振回路

Info

Publication number: JPH01223823A
Application number: JP63050409A
Authority: JP
Inventors: Hiroshi Muto; 武藤　宏
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-03-03
Filing date: 1988-03-03
Publication date: 1989-09-06
Anticipated expiration: 2010-09-20
Also published as: JPH0787361B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は通信装置などに汎用される位相同期発振回路に
関するものであり、特に単独の位相比較器だけでは実現
困難な複雑な制御特性を複数の位相比較器を用いて実現
する方式の位相同期発振回路に関するものである。

（従来の技術）各種の通信装置などでは、入力信号に同期した信号を発
生させる位相同期発振回路が汎く用いられている。

このような位相同期発振回路において複雑な制御特性を
実現するための一方式として、位相比較特性の異なる複
数の位相比較器を設置し、それぞれの出力電圧を電圧加
算回路等により重み付けしつつ合成し、この合成出力に
より電圧制御発振器を制御するものが知られている。

このような方式の位相比較回路の構成を、２個の位相比
較器を用いる場合について例示すれば、第３図に示すよ
うに、位相比較器３１．３２と、電圧加算器３３と、電
圧制御発振器３４とで構成される。位相比較器３１と３
２は、入力端子ＩＮと出力端子ＯＵＴ上の両信号の位相
差を検出しそれぞれの位相比較特性に従った異なる振幅
の電圧を発生する。各出力電圧は加算器３３で加算され
、制御電圧として電圧制御発振器３４に供給され、その
発振周波数を変化させる。

入力信号と出力信号の位相差がφのときに位相比較器３
１．３２の出力電圧■。、■２が、Ｖ、＝ｆ（φ）　　
　　　　　　・・・　（１）Ｖｚ＝ｇ（φ）　　　　　
　　　・・・　（２）であり、また加算器３３の加算係
数がそれぞれａ、ｂであるとすれば、制御電圧Ｖｃは、
Ｖ　ｃ　＝　ａ　Ｖ＋　＋　ｂ　Ｖ２ −ａｆ（φ）　＋ｂｇ　（φ）　　・・・　（３）とな
る。

（３）式は、位相比較器３１．３２の位相比較特性をａ
、ｂという重み付けで加算した第３図の位相比較回路の
合成位相比較特性を示している。

同様にして、３以上の適宜個数の位相比較器を設置し、
各位相比較器の出力電圧を任意の比率で加算することに
より、より複雑な位相比較特性が実現される。

（発明が解決しようとする課題）上記従来の位相同期発振回路は、複数の位相比較器の出
力電圧を重み付けしつつ加算する構成となっている。従
って、電圧加算器として演算増幅器などのアナログ能動
素子が必要になる。また、各位相゛比較器は位相比較結
果をアナログ電圧に変換する必要があり、位相比較器毎
にアナログ回路を必要とする。

このように、従来の位相同期発振回路では、アナログ回
路で構成されているため、個々の素子のばらつきや誤差
により同一特性の位相同期発振回路を実現することが困
難になり、複雑な調整が必要になり、製造のための労力
と費用がかさむという問題がある。

また、一般にこのようなアナログ素子はディジタル素子
に比して小型化が困難であるばかりでなく、集積回路化
も極めて困難であるという問題もある。

（課題を解決するための手段）本発明の位相同期発振回路は、制御電圧に応じた周波数
の信号を発生し出力端子に供給する電圧制御１１発振器
と、この出力端子と入力端子上の両信号の位相を比較し
その位相差に応じて互いに異なるパルス幅の二値信号を
出力する複数の位相比較回路と、これら複数の位相比較
回路の出力を所定時間ずつ選択的に通過させる選択通過
回路と、この選択通過回路の出力を積分し制御電圧とし
て前記電圧制御発振器に供給する積分回路とを備えてい
る。

すなわち、本発明の位相同期発振回路は、電圧加算器な
どのアナログ回路手段を用いず、ディジタル回路手段に
よって複数の位相比較器の合成位相比較特性を実現して
いる。この結果、素子のバラツキや誤差の影響を受けに
くく、しかも、小型化と集積回路化が容易になる。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例）第１図は、本発明の一実施例の位相同期発振回路の構成
を示すブロック図である。

図中、１．２は位相比較器であり、それぞれは入力信号
と出力信号との位相を比較し、両信号の位相差に応じた
パルス幅の二値信号を出力する。

各位相比較器のから出力される二値信号のパルス幅と入
出力信号間の位相差との関係は予め設定でき、一般に各
位相比較器ごとに異なる。３は選択回路、４は選択信号
発生回路であり、選択回路３は選択信号発生回路４から
の選択信号に応じて、位相比較器１，２の出力信号の一
つを選択して出力する。

選択信号発生回路４は、位相比較器１，２と同数の状態
の選択信号を発生し、各状態の継続時間は予め定められ
ており、各状態は位相比較周期よりも十分短い周期で順
次送出される。５は積分回路であり、選択回路３から出
力されるパルスを平均化し、直流電圧を発生する。積分
回路５は、各１個の抵抗器と蓄電器から構成される不完
全積分器で十分である。

６は電圧制御発振器であり、積分回路５の出力電圧を制
御電圧としており、この制御電圧に応じて出力周波数が
変化する。

第１図中のｆｌは位相比較器１の出力波形、ｆ２は位相
比較器２の出力波形、ｆ３は選択回路３の出力波形、ｆ
４は選択出力発生回路４の出力波形を示し、それぞれ第
３図に示す波形に対応している。

入出力信号の位相差がφのときの位相比較器１１．１２
の出力信号のパルス幅をＴ、、Ｔ２とすれば、それぞれ
の位相比較特性は、Ｔ、　＝Ｆ　（φ）　　　　　　・・・・　（４）Ｔｚ
　＝　Ｇ　（φ）　　　　　　・・・・　（５）で与え
られる。

選択回路３は、２個の位相比較器１．２の出力信号の一
方を選択信号に応じて選択的に通過させる。本実施例で
は、選択信号の論理レベルが“０”の場合は位相比較器
１の出力信号を、選択信号の論理レベルが“１”の場合
は位相比較器２の出力信号を選択的に通過させる。

選択信号発生回路４から選択回路３に与える選択信号を
論理レベル“０”に固定すると、２個の位相比較器１，
２のうち位相比較器１の出力信号だけが積分回路５に供
給される。この場合、本実施例の位相同期発振回路は位
相比較器１、積分器５及び電圧制御発振器６から成る単
一の位相比較器を備えた通常の位相同期発振回路と同等
の構成となる。

同様に、選択回路３が位相比較器２の出力信号を選択し
続けるよう固定的な論理レベル“１”の選択信号を与え
た場合には、位相比較器２、積分器５及び電圧制御発振
器６から成る通常の位相同期発振回路が形成されること
になる。

２個の位相比較器の出力の一方だけを選択した場合、電
圧制御発振器６に供給される制御電圧ＶＣは、積分回路
５の積分定数が位相比較周期ＴＯに比して十分大きいず
れば、ＶＣ−（ＴｚＴｏ）Ｅ　　　　・・・・　（６）で与え
られる。ただし、Ｅは位相比較回路の出力電圧である。

従って、位相比較器１の出力のみを選択する場合と、位
相比較器２の出力のみを選択する場合の制御電圧■Ｃ１
，ＶＣ２は、Ｖ　Ｃ＋　−（ＴＩ　／　Ｔｏ　）　Ｅ＝　　（Ｅ／Ｔ
ｏ　　）　　Ｆ　　（φ）　　　・　・　・　（７）Ｖ
　Ｃｚ　　−（Ｔ２　　／　Ｔｏ　　）　　Ｅ＝　　（
Ｅ／Ｔｏ　　）ｃ　　（φ）　　　・　・　・　（８）
となる。

ここで、選択信号発生回路４から選択回路３に供給する
選択信号を各位相比較器の出力信号のパルス幅Ｔ＋　、
Ｔｚよりも十分に短い周期ｔで交番させるものとする。

すなわち、Ｔ、　＞＞ｔ　　　　　　・・・　（９）Ｔ２〉〉ｔ　
　　　　・・・　（１０）１＝１．＋１２　　　　・・
・　（１１）ただし、ｔｌは論理レベル“０”の継続時
間ｔ２は論理レベル“１”の継続時間この時選択回路３の出力信号は、第３図の波形ｆ３に示
すように、位相比較器１，２の出力信号の論理レベルが
等しい期間はこの論理レベルを、また両位相比較器の論
理レベルが異なる期間は周期ｔを有するクロック状信号
となる。

従って、この信号を人力とする積分器５の出力電圧、す
なわち制御電圧Ｖｃは、式（９）、式（１０）を考慮す
れば、ｃ −（ｔｌ　／　ｔ）　（Ｔ＋／Ｔｏ）Ｅ　＋（ｔｚ　／
　ｔ）　（Ｔｚ／Ｔｏ）Ｅ＝（Ｅ／Ｔｏ）　（（ｔｌ　
／１）ＴＩ　　＋　　（ｔ２　／１）ｒｚ）・・・・　
（１２）となる。

式（１２）に式（４）、（５）を代入するとｃ＝（Ｅ／Ｔｏ）　（（ｔｌ　／１）Ｆ（φ）　　＋　（
ｔｚ　／１）Ｇ（φ）〕・・・・　（１３）となる。

ここで、ｔ、ｔ、、　　ｔ２は、Ｅ、Ｔｏ　と同様子め
設定でき、入出力間の位相差φには無関係であるから、Ａ＝ｔ、／ｌ　　　　　　　　　・　・　・　・　（１
４）Ｂ＝ｔ２／ｌ　　　　　　　　　・　・　・　・　
（１５）とおけば、弐（１３）は、。

ｃ＝　（Ｅ／Ｔ、）（Ａ　−Ｆ（φ）＋Ｂ−Ｇ（φ）〕・
・・・　（１６）と書換えられる。

式（７）、　　（８）を考慮すれば、式（１６）は位相
比較器１，２の位相比較特性をＡ、Ｂという重みを付け
て加え合わせた合成位相比較特性を示しており、式（３
）に示す従来の位相同期発振回路における制御電圧と同
型である。従って、各定数として適宜な値を選択すれば
従来の位相同期発振回路と全く等しい特性の位相同期発
振回路を実現できる。

なお、式（１４）　、　　（１５）は、加算係数Ａ。

Ｂが選択信号の発生周期と各状態の継続時間によって決
定されることを示しており、特に本実施例のように位相
比較器が２個の場合には選択信号のデユーティ比となる
。

以上、位相比較器が２個の場合の実施例によって本発明
の位相比較回路を説明したが、この位相比較器の設置個
数は実現しようとする制御特性の複雑さに応じて３以上
の適宜な数を選択することができる。

（発明の効果）以上詳細に説明したように、本発明の位相同期発振回路
は、振幅可変の電圧を出力する位相比較器と電圧加算器
という従来のアナログ回路手段の代わりに、パルス幅可
変の二値信号を出力する位相比較器とこれら二値信号の
選択回路というディジタル回路手段を備える構成である
から、個々の素子のばらつきや誤差の影響を受けにく（
なり、製造時の労力と費用が低減されると共に、小型化
と集積回路化が容易になるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる位相同期発振回路の
構成を示すブロック図、第２図は第１図の回路の動作を
説明するための波形図、第３図は従来の位相同期発振回
路の構成を示すブロック図である。１．２・・・入出力信号の位相差φに応じた幅の二値信
号を発生する位相比較器、３・・・選択回路、４・・・
選択信号発生回路、５・・・積分器、６・・・電圧制御
発振器、ＩＮ・・・入力端子、ＯＵＴ・・・出力端子。

Claims

【特許請求の範囲】制御電圧に応じた周波数の信号を発生し出力端子に供給
する電圧制御発振器と、この出力端子と入力端子上の両信号の位相を比較しその
位相差に応じて互いに異なるパルス幅の二値信号を出力
する複数の位相比較回路と、これら複数の位相比較回路
の出力の一つを所定時間ずつ選択的に通過させる選択回
路と、この選択回路の出力を積分し制御電圧として前記電圧制
御発振器に供給する積分回路とを備えたことを特徴とす
る位相同期発振回路。