JPH01220029A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH01220029A JPH01220029A JP4687788A JP4687788A JPH01220029A JP H01220029 A JPH01220029 A JP H01220029A JP 4687788 A JP4687788 A JP 4687788A JP 4687788 A JP4687788 A JP 4687788A JP H01220029 A JPH01220029 A JP H01220029A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- full adder
- circuit
- limited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路の要素である積分回路として、通信装
置、測定装置その他に利用する。
置、測定装置その他に利用する。
本発明は、音声信号帯域あるいは画像信号のベースバン
ド帯域もしくは直流から超音波帯域にわたる広帯域の制
御信号などを正確に長時間にわたり積分する回路として
利用するに適する。
ド帯域もしくは直流から超音波帯域にわたる広帯域の制
御信号などを正確に長時間にわたり積分する回路として
利用するに適する。
このような分野では、利得の高い演算増幅器に大きい負
帰還回路を設けて線形位相特性の積分回路を構成する技
術が広く知られている。また、入力信号をディジタル信
号に変換して、ディジタル信号処理により積分操作を行
い、その結果をアナログ信号に変換する技術も広く利用
されている。
帰還回路を設けて線形位相特性の積分回路を構成する技
術が広く知られている。また、入力信号をディジタル信
号に変換して、ディジタル信号処理により積分操作を行
い、その結果をアナログ信号に変換する技術も広く利用
されている。
演算増幅器を用いる積分回路では、長時間の積分を実行
するには入力信号の直流成分を完全に取り除き、オフセ
ット電圧および電流の少ない演算増幅器を用いる必要が
ある。直流遮断のためにハイバスフィルタを用いると位
相特性は非線形となり、線形位相特性の積分回路を構成
することができない。オフセット電圧および電流の少な
い演算増幅器を実現するには、外部素子を付加すること
によっては実現できず、もとよりオフセットのない演算
増幅器を設計製作しなければならない。
するには入力信号の直流成分を完全に取り除き、オフセ
ット電圧および電流の少ない演算増幅器を用いる必要が
ある。直流遮断のためにハイバスフィルタを用いると位
相特性は非線形となり、線形位相特性の積分回路を構成
することができない。オフセット電圧および電流の少な
い演算増幅器を実現するには、外部素子を付加すること
によっては実現できず、もとよりオフセットのない演算
増幅器を設計製作しなければならない。
また、ディジタル信号処理（ＤＳＰ）によるＦＩ Ｒ（
Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ５ｐｏｎｓｅ）
７４ ／ｌ／夕では、きわめて高速の素子が必要になっ
て積分回路は簡単な構成では実現できないなどの問題点
がある。
Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ５ｐｏｎｓｅ）
７４ ／ｌ／夕では、きわめて高速の素子が必要になっ
て積分回路は簡単な構成では実現できないなどの問題点
がある。
、本発明の目的は、線形位相特性に優れ長時間にわたる
積分が可能な積分回路を実現することにある。
積分が可能な積分回路を実現することにある。
本発明の回路は、帯域制限された信号を入力としこの信
号の変動成分周期より短い周期のクロック信号によりデ
ィジタル信号に変換するアナログ・ディジタル変換回路
と、このアナログ・ディジタル変換回路の出力を１タイ
ムスロット分遅延させる遅延回路と、この遅延回路の出
力および上記アナログ・ディジタル変換回路の出力とを
入力として初期値が零に設定されて全加算する第一の全
加算器と、この全加算器の出力を入力として初期値が零
に設定されて全加算する第二の全加算器と、この第二の
全加算器の出力をアナログ信号に変換するディジタル・
アナログ変換回路とを備えたことを特徴とする。
号の変動成分周期より短い周期のクロック信号によりデ
ィジタル信号に変換するアナログ・ディジタル変換回路
と、このアナログ・ディジタル変換回路の出力を１タイ
ムスロット分遅延させる遅延回路と、この遅延回路の出
力および上記アナログ・ディジタル変換回路の出力とを
入力として初期値が零に設定されて全加算する第一の全
加算器と、この全加算器の出力を入力として初期値が零
に設定されて全加算する第二の全加算器と、この第二の
全加算器の出力をアナログ信号に変換するディジタル・
アナログ変換回路とを備えたことを特徴とする。
本発明の積分回路では、入力信号の直流成分を除去する
ために微分操作を用いる。線形位相特性の積分回路は人
力信号をディジタル化しその値を全加算することによっ
て達成する。そして、全加算器の初期値を全て零とする
ことによって、余分な積分操作が混入しないようにする
。
ために微分操作を用いる。線形位相特性の積分回路は人
力信号をディジタル化しその値を全加算することによっ
て達成する。そして、全加算器の初期値を全て零とする
ことによって、余分な積分操作が混入しないようにする
。
図は本発明実施例のブロック構成図である。符号１は入
力端子、２はＡ／Ｄ変換器、３は遅延回路（レジスタ）
、４．５は全加算器、６はクロック発生器、７はＤ／Ａ
変換器、８は出力端子である。
力端子、２はＡ／Ｄ変換器、３は遅延回路（レジスタ）
、４．５は全加算器、６はクロック発生器、７はＤ／Ａ
変換器、８は出力端子である。
帯域制限された低周波信号を入力端子１に導き、Ａ／Ｄ
変換器２でディジタル信号に変換する。Ａ／Ｄ変換器に
必要なサンプリングクロック信号はクロック発生器７か
ら供給する。Ａ／Ｄ変換器２の出力を二分し、一方はシ
フトレジスタにより実現する遅延回路３で、サンプリン
グクロックの１タイムスロット分だけ遅延させる。二分
した他方と遅延した信号との差分成分を全加算器４で全
加算する。さらに、その出力を全加算器５で全加算し、
その結果をＤ／Ａ変換器７で元のアナログ信号に変換す
ると、帯域制限された低周波信号を線形位相特性の積分
回路で積分した信号が得られる。
変換器２でディジタル信号に変換する。Ａ／Ｄ変換器に
必要なサンプリングクロック信号はクロック発生器７か
ら供給する。Ａ／Ｄ変換器２の出力を二分し、一方はシ
フトレジスタにより実現する遅延回路３で、サンプリン
グクロックの１タイムスロット分だけ遅延させる。二分
した他方と遅延した信号との差分成分を全加算器４で全
加算する。さらに、その出力を全加算器５で全加算し、
その結果をＤ／Ａ変換器７で元のアナログ信号に変換す
ると、帯域制限された低周波信号を線形位相特性の積分
回路で積分した信号が得られる。
ここで、全加算器４および５の初期条件は帯域制限され
た低周波信号を印加する以前では、常に零となるように
設定される。また、サンプリングクロック周波数は帯域
制限された低周波信号の最高周波数より十分高くとる。
た低周波信号を印加する以前では、常に零となるように
設定される。また、サンプリングクロック周波数は帯域
制限された低周波信号の最高周波数より十分高くとる。
ここで直流成分除去動作について説明すると、 。
帯域制限された低周波信号をｆ （ｔ） 、Ａ／Ｄ変
換器２でディジタル信号に変換され帯域制限された低周
波信号をｆ（ｔ、）、１タイムスロット分だけ遅延した
信号をｒ（ｔ、、−ｒ）とすると、帯域制限された低周
波信号に含まれる直流成分を除去するために、 ｄ ｆ （ｔ）／ｄ ｔζΔｆ（ｔｌ、）＝ ｆ （ｔ
ｆｉ） −ｆ （ｔ、Ｉ）なる微分操作を用いると原理
的に直流成分が除去できる。そして、全加算器４でΔｆ
（ｔ、）なる項を積分し、さらに、全加算器５で全加算
器４の出力を積分し、Ｄ／Ａ変換器７でアナログ量に変
換すると、帯域制限された低周波信号を線形位相特性の
積分回路で積分した信号が得られる。
換器２でディジタル信号に変換され帯域制限された低周
波信号をｆ（ｔ、）、１タイムスロット分だけ遅延した
信号をｒ（ｔ、、−ｒ）とすると、帯域制限された低周
波信号に含まれる直流成分を除去するために、 ｄ ｆ （ｔ）／ｄ ｔζΔｆ（ｔｌ、）＝ ｆ （ｔ
ｆｉ） −ｆ （ｔ、Ｉ）なる微分操作を用いると原理
的に直流成分が除去できる。そして、全加算器４でΔｆ
（ｔ、）なる項を積分し、さらに、全加算器５で全加算
器４の出力を積分し、Ｄ／Ａ変換器７でアナログ量に変
換すると、帯域制限された低周波信号を線形位相特性の
積分回路で積分した信号が得られる。
本発明の積分回路によると、安定に、かつ正確に長時間
にわたる積分が実行でき、その位相特性が線形となる。
にわたる積分が実行でき、その位相特性が線形となる。
図は本発明の実施例のブロック構成図。
１・・・入力端子、２・・・Ａ／Ｄ変換器、３・・・遅
延回路、４．５・・・全加算器、６・・・クロック発生
器、７・・・Ｄ／Ａ変換器、８・・・出力端子。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝
延回路、４．５・・・全加算器、６・・・クロック発生
器、７・・・Ｄ／Ａ変換器、８・・・出力端子。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝
Claims (1)
- 【特許請求の範囲】 １、帯域制限された信号を入力としこの信号の変動成分
周期より短い周期のクロック信号によりディジタル信号
に変換するアナログ・ディジタル変換回路（２）と、 このアナログ・ディジタル変換回路の出力を１タイムス
ロット分遅延させる遅延回路（３）と、この遅延回路の
出力および上記アナログ・ディジタル変換回路の出力と
を入力として初期値が零に設定されて全加算する第一の
全加算器（４）と、この全加算器の出力を入力として初
期値が零に設定されて全加算する第二の全加算（５）と
、この第二の全加算器の出力をアナログ信号に変換する
ディジタル・アナログ変換回路（６）とを備えた積分回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63046877A JP2525218B2 (ja) | 1988-02-29 | 1988-02-29 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63046877A JP2525218B2 (ja) | 1988-02-29 | 1988-02-29 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220029A true JPH01220029A (ja) | 1989-09-01 |
| JP2525218B2 JP2525218B2 (ja) | 1996-08-14 |
Family
ID=12759583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63046877A Expired - Fee Related JP2525218B2 (ja) | 1988-02-29 | 1988-02-29 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525218B2 (ja) |
-
1988
- 1988-02-29 JP JP63046877A patent/JP2525218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2525218B2 (ja) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7058464B2 (en) | Device and method for signal processing | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| GB1461477A (en) | Recursive digital filter | |
| JPS63318811A (ja) | ディジタルフィルタ装置 | |
| WO1996015585A1 (en) | Rf transmitter | |
| Hiorns et al. | A PWM DAC for digital audio power conversion: from theory to performance | |
| JPH01220029A (ja) | 積分回路 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| Kuta et al. | Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD Audio Amplifiers | |
| JPH0435111A (ja) | サンプリングレートコンバータ | |
| JPH04332215A (ja) | オフセット除去装置 | |
| EP0131261A2 (en) | A convolution processor | |
| JPS61262322A (ja) | Ｐｃｍ受信機 | |
| WO2020175581A1 (ja) | デルタシグマ変調装置及び通信機器 | |
| JPH03236619A (ja) | 高速用ディジタルフィルタ | |
| JPH0265412A (ja) | デジタル・アナログ変換装置 | |
| JPH0191533A (ja) | Ａ／ｄ変換器 | |
| GB2183115A (en) | Digital to analogue converter | |
| JPS63294130A (ja) | ディジタル／アナログ変換装置 | |
| JPS5962255A (ja) | Ｆｓｋ復調器 | |
| JPS61289752A (ja) | デジタルロ−パスフイルタ− | |
| JPH05315965A (ja) | Ｄ／ａ変換回路 | |
| JPH04170810A (ja) | デジタル減衰装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |