JPH01218209A - 出力バッファ装置 - Google Patents
出力バッファ装置Info
- Publication number
- JPH01218209A JPH01218209A JP63043685A JP4368588A JPH01218209A JP H01218209 A JPH01218209 A JP H01218209A JP 63043685 A JP63043685 A JP 63043685A JP 4368588 A JP4368588 A JP 4368588A JP H01218209 A JPH01218209 A JP H01218209A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output buffer
- circuit
- circuits
- delay switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 66
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一の電源線に接続された複数の出力バッフ
ァを、各出力バッファ対応の機能プロンク回路の出力信
号によって駆動する出力バッファ装置の改良に関する。
ァを、各出力バッファ対応の機能プロンク回路の出力信
号によって駆動する出力バッファ装置の改良に関する。
従来、この種の出力バッファ装置においては、各出力バ
ッファは対応する機能ブロック回路の出力信号を直接に
受けて外部負荷（外部部品）を駆動する為の駆動信号を
発生させていた。
ッファは対応する機能ブロック回路の出力信号を直接に
受けて外部負荷（外部部品）を駆動する為の駆動信号を
発生させていた。
（発明が解決しようとする課題〕
このため、多数の出力バッフ７が同一の電源線に接続さ
れる出力バッファ装置の場合、各機能ブロック回路の出
力信号が同時に変化すると、各出力バッファの電源電流
が同時に電源線に流れ、電源線での電圧降下により出力
バッファが誤動作を起こしたり、−時に大きな電流が流
れることにより周辺回路に悪影響を及ぼす危険性があっ
た。また出力バッファ装置を半渾体集積回路中に組込む
場合には、電源線の幅を太くしなければならなかった。
れる出力バッファ装置の場合、各機能ブロック回路の出
力信号が同時に変化すると、各出力バッファの電源電流
が同時に電源線に流れ、電源線での電圧降下により出力
バッファが誤動作を起こしたり、−時に大きな電流が流
れることにより周辺回路に悪影響を及ぼす危険性があっ
た。また出力バッファ装置を半渾体集積回路中に組込む
場合には、電源線の幅を太くしなければならなかった。
本発明の目的は、複数の出力バッファが同じタイミング
で駆動されないよう調整することにより、上述した不都
合を解消することにある。
で駆動されないよう調整することにより、上述した不都
合を解消することにある。
本発明は、同一の電源線に接続された複数の出力バッフ
ァと、出力バッファ対応に設けられ出力信号を対応する
出力バッファに加える複数の機能ブロック回路とを含む
出力バッファ装置において、出力バッファと該出力バッ
ファに対応する機能ブロック回路との間に設けられたデ
レイ切換回路と、前記複数の機能ブロック回路の出力信
号を入力し前記複数の出力バッファが同時に駆動されな
いように前記出力バッファ対応の前記デレイ切換回路を
制御する制御回路とを有する。
ァと、出力バッファ対応に設けられ出力信号を対応する
出力バッファに加える複数の機能ブロック回路とを含む
出力バッファ装置において、出力バッファと該出力バッ
ファに対応する機能ブロック回路との間に設けられたデ
レイ切換回路と、前記複数の機能ブロック回路の出力信
号を入力し前記複数の出力バッファが同時に駆動されな
いように前記出力バッファ対応の前記デレイ切換回路を
制御する制御回路とを有する。
複数の機能ブロック回路の出力信号が同タイミングで２
個以上変化したとき、制御回路は同タイミングで複数の
出力バッファが駆動されないように対応するデレイ切換
回路を制御する。
個以上変化したとき、制御回路は同タイミングで複数の
出力バッファが駆動されないように対応するデレイ切換
回路を制御する。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例のブロック図である。
同図において、１０．１１，１２．１３は図示しない外
部負荷を駆動する出力バッファであり、同一の電源線１
ｔ、１５に接続されている０本実施例においては、電源
線１４．１５は同タイミングで１個の出力バッファのみ
が駆動されたときに見合つた電流容量を持つものとして
構成されている。
部負荷を駆動する出力バッファであり、同一の電源線１
ｔ、１５に接続されている０本実施例においては、電源
線１４．１５は同タイミングで１個の出力バッファのみ
が駆動されたときに見合つた電流容量を持つものとして
構成されている。
機能ブロック回路１，２，３．４は各々所定の機能に対
応して設けられ、対応する出力バッファ１０．１１．１
２．１３に対し出力信号ａ、ｂ、ｃ。
応して設けられ、対応する出力バッファ１０．１１．１
２．１３に対し出力信号ａ、ｂ、ｃ。
ｄを送出する。この出力信号ａ、ｂ、ｃ、ｄは、デレイ
切換回路６．７，８．９と波形−数制御回路５とに加え
られる。デレイ切換回路６，７．８゜９は、機能ブロッ
ク回路１，２，３．４と出力バッファｔｏ、１１，１２
．１３との間に設けられ、機能ブロック回路１，２，３
．４から加わる出力信号ａ、ｂ、ｃ、ｄに対し波形−数
制御回路５からの制御信号ＣＴで指示された量のデレイ
を与え、出力信号Ａ、Ｂ、Ｃ，Ｄとして出力バッファ１
０゜１１．１２．１３に伝達する。波形−数制御回路５
は、機能ブロック回路１．．２．３．４の出力信号ａ、
ｂ、ｃ、ｄを監視し、同タイミングｆ複数の出力信号が
変化したときは、同タイミングで複数の出力バッファ１
０，１１．１２．１３が駆動されないように、必要なデ
レイ切換回路に対し必要な量のデレイを施すことを制御
信号ＣＴによって通知する。
切換回路６．７，８．９と波形−数制御回路５とに加え
られる。デレイ切換回路６，７．８゜９は、機能ブロッ
ク回路１，２，３．４と出力バッファｔｏ、１１，１２
．１３との間に設けられ、機能ブロック回路１，２，３
．４から加わる出力信号ａ、ｂ、ｃ、ｄに対し波形−数
制御回路５からの制御信号ＣＴで指示された量のデレイ
を与え、出力信号Ａ、Ｂ、Ｃ，Ｄとして出力バッファ１
０゜１１．１２．１３に伝達する。波形−数制御回路５
は、機能ブロック回路１．．２．３．４の出力信号ａ、
ｂ、ｃ、ｄを監視し、同タイミングｆ複数の出力信号が
変化したときは、同タイミングで複数の出力バッファ１
０，１１．１２．１３が駆動されないように、必要なデ
レイ切換回路に対し必要な量のデレイを施すことを制御
信号ＣＴによって通知する。
次に第１図を用いて本実施例の動作について説明する。
今、機能ブロック回路１．２の出力信号ａ、 ｂだけ
が任意の論理値から同時に変化したとする。
が任意の論理値から同時に変化したとする。
このとき、波形一致制御回蕗５は、デレイ切換回路６．
７にのみ相対的にデレイを与える為の内容（例えば出力
信号すに対してのみデレイをかける内容）を持つ制御信
号ＣＴを出力する。この捨果、出力バッファ１０．１１
’にはデレイ切換回路６゜７によって信号変化点が相対
的にずらされた出力信号Ａ、Ｂが与えられる。従って、
電源線１４゜１５に流れる電流は、出力バッファｌＯの
電流が流れた後で、出力バッファ１１の電流が流れるこ
とになる。
７にのみ相対的にデレイを与える為の内容（例えば出力
信号すに対してのみデレイをかける内容）を持つ制御信
号ＣＴを出力する。この捨果、出力バッファ１０．１１
’にはデレイ切換回路６゜７によって信号変化点が相対
的にずらされた出力信号Ａ、Ｂが与えられる。従って、
電源線１４゜１５に流れる電流は、出力バッファｌＯの
電流が流れた後で、出力バッファ１１の電流が流れるこ
とになる。
次に、機能ブロック回路１，２．３の出力信号ａ、ｂ、
ｃだけが任意の論理値から同時に変化したとする。この
とき波形−数制御回路５は、デレイ切換回路６． ７．
８にのみ相対的にデレイを与えるための内容を持つ制
御信号ＣＴを出力する。
ｃだけが任意の論理値から同時に変化したとする。この
とき波形−数制御回路５は、デレイ切換回路６． ７．
８にのみ相対的にデレイを与えるための内容を持つ制
御信号ＣＴを出力する。
その結果、出力バッファ１０，１１．１２にはデレイ切
換回路６，７．８によって信号変化点が相対的にずらさ
れた出力信号Ａ、Ｂ、Ｃが与えられ、そのとき電源線１
４．１５には、出力バッファ１０の電流が流れた後で出
力バッファ１１の電流が流れ、その後に出力バッファ１
２の電流が流れることになる。
換回路６，７．８によって信号変化点が相対的にずらさ
れた出力信号Ａ、Ｂ、Ｃが与えられ、そのとき電源線１
４．１５には、出力バッファ１０の電流が流れた後で出
力バッファ１１の電流が流れ、その後に出力バッファ１
２の電流が流れることになる。
更に、機能ブロック回路１．２．３．４の出力信号ａ、
ｂ、ｃ、ｄ全てが任意の論理値から同時に変化した場合
、波形−数制御回路５からはデレイ切換回路６，７．８
．９に相対的にデレイを与えるための内容を持つ制御信
号ＣＴが出力される。
ｂ、ｃ、ｄ全てが任意の論理値から同時に変化した場合
、波形−数制御回路５からはデレイ切換回路６，７．８
．９に相対的にデレイを与えるための内容を持つ制御信
号ＣＴが出力される。
その結果、出力バッファ１０．１１，１２．１３には信
号変化点が相対的にずらされた出力信号Ａ。
号変化点が相対的にずらされた出力信号Ａ。
Ｂ、Ｃ，Ｄが与えられ、電源線１４．１５には出力バッ
ファ１０の電流が流れた後で出力バッファ１１の電流が
流れ、その後に出力バッファ１２の電流が流れ、更にそ
の後に出力バッファ１３の電流が流れる。
ファ１０の電流が流れた後で出力バッファ１１の電流が
流れ、その後に出力バッファ１２の電流が流れ、更にそ
の後に出力バッファ１３の電流が流れる。
機能ブロック回路１，２，３．４の出力信号ａ。
ｂ、ｃ、ｄが同タイミングで変化する上述した状況以外
の状況が発生した場合においても、波形−数制御回路５
は同タイミングで出力バッファ１０゜１１．１２．１３
が駆動されないように必要なデレイ切換回路のデレイ量
を制御する。
の状況が発生した場合においても、波形−数制御回路５
は同タイミングで出力バッファ１０゜１１．１２．１３
が駆動されないように必要なデレイ切換回路のデレイ量
を制御する。
以上のように本実施例は、機能ブロック回路１゜２．３
．４の出力信号ａ、ｂ、ｃ、ｄが同時に２つ以上変化し
た時、波形−数制御回路５によりデレイ切換回路６．７
，８．９に制御信号ＣＴを与えて出力バッファ１０．１
１，１２．１３に加わる出力信号Ａ、Ｂ、Ｃ，Ｄの変化
点をずらし、出力バッファ１０．１１，１２．１３が時
間的にシリアルに動作するようにしたものである。これ
により、電源線１４．１５に流れる電流は結果的に出力
８フフフ１個当たりの電流容量で良くなる。
．４の出力信号ａ、ｂ、ｃ、ｄが同時に２つ以上変化し
た時、波形−数制御回路５によりデレイ切換回路６．７
，８．９に制御信号ＣＴを与えて出力バッファ１０．１
１，１２．１３に加わる出力信号Ａ、Ｂ、Ｃ，Ｄの変化
点をずらし、出力バッファ１０．１１，１２．１３が時
間的にシリアルに動作するようにしたものである。これ
により、電源線１４．１５に流れる電流は結果的に出力
８フフフ１個当たりの電流容量で良くなる。
従って、第１図の出力バッファ装置を半導体集積回路に
組込んだとき、電源線１４．１５の配線幅が節約でき、
チップ面積の縮小１歩留まりの向上が期待できる。
組込んだとき、電源線１４．１５の配線幅が節約でき、
チップ面積の縮小１歩留まりの向上が期待できる。
以上説明したように、本発明によれば、機能ブロック回
路の出力信号が同タイミングで２個以上同時に変化した
場合であっても、制御回路によって制御されるデレイ切
換回路により、複数の出力バッファが同タイミングで駆
動されないように調整されるので、各出力バッファの電
源電流が同時に電源線に流れて電源線での電圧降下によ
り出力バッファが誤動作を起こしたり、−時に大きな電
流が流れることにより周辺回路に悪影響を及ぼすことが
なくなる。また出力バッファ装置を半導体集積回路中に
組込む場合には、電源線の幅を細くすることができる。
路の出力信号が同タイミングで２個以上同時に変化した
場合であっても、制御回路によって制御されるデレイ切
換回路により、複数の出力バッファが同タイミングで駆
動されないように調整されるので、各出力バッファの電
源電流が同時に電源線に流れて電源線での電圧降下によ
り出力バッファが誤動作を起こしたり、−時に大きな電
流が流れることにより周辺回路に悪影響を及ぼすことが
なくなる。また出力バッファ装置を半導体集積回路中に
組込む場合には、電源線の幅を細くすることができる。
第１図は本発明の実施例のブロック図である。
図において、
１．２．３．４・・・機能プロ、ツク回路５・・・波形
−数制御回路 ６．７．８．９・・・デレイ切換回路 １０．１１．１２．１３・・・出力バッファ１４．１５
・・・電源線
−数制御回路 ６．７．８．９・・・デレイ切換回路 １０．１１．１２．１３・・・出力バッファ１４．１５
・・・電源線
Claims (1)
- 【特許請求の範囲】 同一の電源線に接続された複数の出力バッファと、出力
バッファ対応に設けられ出力信号を対応する出力バッフ
ァに加える複数の機能ブロック回路とを含む出力バッフ
ァ装置において、 出力バッファと該出力バッファに対応する機能ブロック
回路との間に設けられたデレイ切換回路と、 前記複数の機能ブロック回路の出力信号を入力し前記複
数の出力バッファが同時に駆動されないように前記出力
バッファ対応の前記デレイ切換回路を制御する制御回路
とを具備したことを特徴とする出力バッファ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043685A JPH01218209A (ja) | 1988-02-26 | 1988-02-26 | 出力バッファ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043685A JPH01218209A (ja) | 1988-02-26 | 1988-02-26 | 出力バッファ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01218209A true JPH01218209A (ja) | 1989-08-31 |
Family
ID=12670698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043685A Pending JPH01218209A (ja) | 1988-02-26 | 1988-02-26 | 出力バッファ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01218209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0456419A2 (en) * | 1990-05-07 | 1991-11-13 | Ncr Corporation | Apparatus for driving a plurality of data output lines |
-
1988
- 1988-02-26 JP JP63043685A patent/JPH01218209A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0456419A2 (en) * | 1990-05-07 | 1991-11-13 | Ncr Corporation | Apparatus for driving a plurality of data output lines |
| EP0456419A3 (en) * | 1990-05-07 | 1991-12-27 | Ncr Corporation | Apparatus for driving a plurality of data output lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502610A (en) | Switching regulator having high current prevention features | |
| JP3550453B2 (ja) | インバータ装置 | |
| US5184129A (en) | Switchable DAC with current surge protection | |
| US5023614A (en) | Switchable DAC with current surge protection | |
| JPH01218209A (ja) | 出力バッファ装置 | |
| US6345380B1 (en) | Interconnected integrated circuits having reduced inductance during switching and a method of interconnecting such circuits | |
| JP2002369497A (ja) | Ｉｐｍ回路 | |
| JPH05218848A (ja) | 半導体集積回路 | |
| JPH05304212A (ja) | 半導体集積回路装置及びその動作機能試験方法 | |
| JPS62123827A (ja) | 半導体集積回路における出力回路 | |
| JPH11339491A (ja) | シフトレジスタ装置及びそのシフトレジスタ装置を利用した負荷駆動装置 | |
| JP2560790B2 (ja) | 半導体集積回路装置 | |
| JP2689533B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JP2637734B2 (ja) | 出力回路 | |
| JPS60163532A (ja) | Ｍｏｓ集積回路用大電流制御回路 | |
| JPH0349417A (ja) | 半導体集積回路 | |
| KR19990057925A (ko) | 출력버퍼 제어회로 | |
| JPH0645421A (ja) | 集積回路 | |
| JPH01286615A (ja) | 出力バッファ回路 | |
| JPH025613A (ja) | スリーステート出力回路 | |
| JPH02254810A (ja) | 半導体集積回路 | |
| JPH11166958A (ja) | 半導体集積回路装置 | |
| JPH01180116A (ja) | 論理回路 | |
| JPH03234117A (ja) | 半導体集積回路 | |
| JPH02206248A (ja) | バス回路 |