JPH01213732A

JPH01213732A - データ処理システム

Info

Publication number: JPH01213732A
Application number: JP63037437A
Authority: JP
Inventors: Yoshio Kiryu; 桐生　芳雄
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-02-22
Filing date: 1988-02-22
Publication date: 1989-08-28
Anticipated expiration: 2014-10-18
Also published as: DE68924860D1; US5307461A; EP0330087A3; CA1319200C; EP0330087B1; US5471582A; DE68924860T2; JP2965987B2; EP0330087A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ処理システムにおける拡張記憶システ
ムに係り、特に、多階層記憶装置との間で、データ転送
を行う場合に用いて好適な拡張記憶システムに関する。

〔従来の技術〕

データ処理システムにおける拡張記憶装置（以下ＥＳと
いう）に関する従来技術として、例えば、特開昭５８−
９２１６号公報に記憶されたページ記憶装置が知られて
いる。この従来技術は、主記憶装置（以下ＭＳという）
との間にデータ転送路を設け、このデータ転送路を使っ
て、ＭＳとＥＳとの間でデータ転送を行うものである。

また、他方、データ処理システムにおける処理装置とＭ
Ｓとの速度差を改善する方法に関する従来技術として、
例えば、特公昭５７−５７７８２号公報に記載された技
術が知られている。この技術は、処理装置側に小容量高
速な上位階層記憶装置、例えばバッファ　ストレージ（
以下ＢＳという）を設け、さらに該ＢＳとＭＳとの間に
両者に比較して中速度、中容量の中位階層記憶装置、例
えばワーク・ストレージ（以下ＷＳという）を設けて多
階層記憶装置を構成し、これにより前述の速度差を改善
するものである。この場合、ＭＳは最下位階層記憶装置
として位置付けされる。

このような多階層記憶装置を備える処理装置は、命令や
オペランドなどのデータを読出す場合、当該データの写
しが登録されている、より上位の階層の記憶装置から当
該データを読出し、ＭＳより上位の階層の記憶装置のい
ずれにも当該データが登録されていないときのみ、ＭＳ
から当該データを読出すことにより処理の高速化を計っ
ている。

また、データを書込む場合は、全ての階層の記憶装置の
データを直ちに書替えることはせず、ある階層以下の記
憶装置に対しては、当該データを戻す際に書替えること
により高速化を計っている。

一般に、ある階層の記憶装置に対して、当該記憶装置の
データを書替えるときの制御方式として、直ちに下位の
次階層記憶装置の当該データも書替えるものを「ストア
　スルー」方式と呼び、直ちには書替えず、当該データ
を当該記憶装置の登録から外すときに、下位の次階層記
憶装置へ当該データを戻すことによって書替えるものを
「ストアイン」方式と呼ぶ。

このように、ある中位階層記憶装置へのストアをストア
　イン方式に基づいて制御する多階層記憶装置は、最下
位階層記憶装置であるＭＳのデータが常に最新の状態に
更新されているとは限らない。

近年の半導体技術の進歩により、処理装置は年々高速化
する一方で、ＭＳは大容量化、低価格化こそすれ、速度
はほとんど改善できず、両者の速度差は増々拡大する傾
向にある。これを改善するため、最近、多（のデータ処
理システムで、前記のような多階層記憶装置を採用する
ようになってきている。そのため、係るデータ処理シス
テムにおいても、前述した特開昭５８−９２７６号公報
に記載の如く、ＭＳとＥＳとの間にデータ転送路を設け
、このデータ転送路を使って、ＭＳとＥＳとの間でデー
タ転送を行う拡張記憶システムが検討されている。

以下、このような従来技術による拡張記憶システムを図
面により説明する。

第２図は前述のような多階層記憶装置を用いたデータ処
理システムにおける、従来技術による拡張記憶システム
を示すブロック図である。第２図において、■は命令プ
ロセッサ（以下ＩＰという）、２は入出力プロセッサ（
以下１０Ｐという）、３はＢＳ、４はＷＳ、ＳはＭＳ、
６はＥＳである。

第２図に示すシステムは、ＢＳ３、ＷＳ４、ＭＳ５によ
り多階層記憶装置を構成するものであり、このシステム
における多階層記憶装置は、上位階層よりＢＳ３、ＷＳ
４、ＭＳ５となる。そして、ＢＳ３はストア　スル一方
式に基づいて、また、ＷＳ４はストア　イン方式に基づ
いて制御されている。ＢＳ６とＭＳ５との間にはデータ
転送路７１が設けられており、ＩＰＩとｌ０Ｐ２は、Ｍ
Ｓ制′ａ線９０とＥＳ制御線９１を介して、それぞれ制
御線８２．８３によりＭＳ５とＢＳ６との間のデータ転
送を制御している。

〔発明が解決しようとする課題〕

しかし、前述のようなシステムにおいて、ＭＳ５とＢＳ
６との間でデータ転送を行うと、前述した如（ＭＳ５の
上位階層にあるＷＳ４がストアイン方式で制御されてい
るので、ＭＳ５のデータが常に最新の状態に更新されて
いるとは限らないために、未だ最新の状態になっていな
いＭＳ５のデータをＢＳ６へ転送してしまうという不測
の事態、新たな問題が生じる。また、このような不測の
事態は、転送しようとするＭＳ５のデータの写しがＷＳ
４に登録されていて、且つ、ＩＰＩあるいはｌ０Ｐ２か
ら書替えられている場合に発生するので、これを回避し
ようとすると、ＭＳ５からＢＳ６へのデータ転送に先立
ち、該転送データがかかる状態でないかどうかＷＳ４の
登録状態を調べ、当該データがＷＳｄ内に書替えられて
いる場合は、当該データをＷＳ４からＭＳ５に戻して、
ＭＳ５のデータを書替えておかなければならないため、
制御が複雑化するとともに、ＭＳ５に余分な負荷がかか
り使用効率が低下するという問題が生じる。

さらに、ＢＳ６からＭＳ５へデータを転送した場合、転
送先にそれまであったＭＳＳ内のデータが、ＭＳ５より
上位の階層のＷＳ４あるいはＢＳ３に登録されている場
合、このＷＳ４あるいはＢＳｓ内に登録されているデー
タと新たにＭＳ５に転送したデータとの間に不一致が生
じ、ＭＳ５に転送されたデータのみが新たなデータとな
ってしまうという問題が生じる。

本発明の目的は、このような多階層記憶装置を用いたデ
ータ処理システムにおける、従来技術に基づ（拡張記憶
システムの問題点を解決し、多階層記憶装置との間で、
データ転送を行うために用いて好適な拡張記憶システム
を提供することにある。

〔課題を解決するための手段〕

本発明によれば、前記目的は、多階層記憶装置中のスト
ア・イン方式に基づいて制御される中位階層記憶装置と
ＥＳとの間に、前記中位階層記憶装置とＢＳとの間でデ
ータ転送を行うデータ転送路を設けるとともに、ＢＳか
ら多階層記憶装置へデータ転送を行ったとき、前記中位
階層記憶装置より上位の階層の記憶装置に登録されてい
るデータのうち、当該転送データの転送先データの登録
を無効とする手段を設けることにより、達成される。

さらに、多階層記憶装置とＢＳとの間でデータ転送を行
ったとき、前記中位階層記憶装置、およびＭＳを除く、
該中位階層記憶装置より下位の階層の記憶装置（中下位
階層記憶装置）の当該転送データの登録を無効、あるい
は抑止する制御手段を設けることにより、前記中下位階
層記憶装置の使用効率を向上させることができる。

〔作用〕

前記中位階層記憶装置とＥＳとの間にデータ転送路を設
けたことにより、多階層記憶装置からＥＳへデータ転送
を行う場合は、まず該中位階層記憶装置を参照し、当該
転送データが登録されていれば該中位階層記憶装置から
当該データを読出してＥＳに転送し、登録されていなけ
れば下位の次階層記憶装置を参照し、その次階層記憶装
置から当該データを読出してＥＳへ転送するというよう
に、当該データが登録されている、より上位の階層の記
憶装置から当該データを読出し、ＭＳより上位の階層の
記憶装置のいずれにも登録されていないときはＭＳから
読出し、ＥＳに転送する。前記中位階層記憶装置より上
位の階層の記憶装置は、ストア　スル一方式に基づいて
制御されているので、前述の如（読出した転送データは
常に最新の状態になっている。

また、ＥＳから多階層記憶装置へデータ転送を行う場合
も、上記中位階層記憶装置からＭＳまでの各階層記憶装
置に対しては、処理装置からのデータの書込みと同様に
、該転送データを書込むことができるので、上記各階層
記憶装置に登録されていた該転送データの転送先の不用
なデータが、最新の該転送データに更新されず、有意な
まま放置されることがなくなる。従って、この場合、上
記中位階層記憶装置より上位の階層の記憶装置に対して
のみ、該記憶装置に登録されているデータのうち、当該
転送データの転送先データの登録を無効とする手段によ
り、該登録を無効とすることにより、比較的容易な制御
で登録データの最新性を保証することができる。

さらに、前記中下位階層記憶装置の転送データの登録を
無効、あるいは抑止する制御手段により、多階層記憶装
置からＢＳへデータ転送を行う場合、上記制御手段を活
性化すると、当該転送データを読出すために参照した上
記中下位階層記憶装置中の各記憶装置は、該転送データ
が登録されていれば該データを読出した後、該登録を無
効とし、登録されていなければ下位記憶装置から読出し
た該データの自記憶装置への登録を抑止する。

また、ＢＳから多階層記憶装置へデータ転送を行う場合
は、上記制御手段を活性化すると、当該転送データを書
込むために参照した前記中下位階層記憶装置中の各記憶
装置は、該転送データの自記憶装置への書込みを抑止し
、該データを下位記憶装置へ送るとともに、該転送デー
タの転送先データが自記憶装置に登録されていれば該登
録を無効とし、登録されていなければ該転送データの書
込みによる、該データの自記憶装置への登録を抑止する
。

このように、前記制御手段を活性化することにより、多
階層記憶装置とＥＳとの間でデータ転送を行ったとき、
該転送データが前記中下位階層記憶装置に登録されてい
ない状態にすることができるので、処理装置の処理に対
して、あまり緊急性がないデータ転送では、上記制御手
段を活性化することにより、前記中下位階層記憶装置の
使用効率を向上させることができる。

〔実施例〕

以下、本発明による拡張記憶システムの一実施例を図面
により詳細に説明する。

第１図は本発明による拡張記憶システムを備えたデータ
処理システムのブロック図、第３図は第１図におけるＢ
Ｓ６の構成を示すブロック図、第４図は第３図における
転送指令制御部６１の構成を示すブロック図、第５図は
第４図における転送指令レジスタ６１１の構成を示すブ
ロック図、第６図は第３図におけるリクエスタ６２の構
成を示すブロック図、第７図は第３図におけるリクエス
タ６３の構成を示すブロック図、第８図は第３図におけ
るデータ　バッファ６４の構成を示すブロック図、第９
図は第１図におけるＷＳ４の構成を示すブロック図であ
る。第１図、第３図〜第９図において、４１はコマンド
制御部、４２はアドレス制御部、４３は書込データ制御
部、４４はワーク記憶アドレス制御部、４５はワーク記
憶記憶部、４６はＭＳリクエスタ、４７はバッファ記憶
キャンセル制御部、４８は続出データ制御部、６１は転
送指令制御部、６２．６３はりクエスタ、６４はデータ
バッファ、６５は拡張記憶記憶部、６１１　。

６１２は転送指令レジスタ、６１３はセレクタ、６１４
は転送制御部、６２２はＭＳリクエスト制御部、６３２
はＥＳリクエスト制御部、６４２は加減算器、６４３は
バッファ量制御部、６４４はバッファであり、他の符号
は第２図の場合と同一である。

第１図において、本発明による拡張記憶システムは、上
記階層よりＢＳ３、ＷＳ４、ＭＳ５の３階層より成る多
階層記憶装置と、ＢＳ６とにより構成されており、ＷＳ
４とＢＳ６との間にはデータ転送路７０が設けられてい
る。そして、ＢＳ３は、ストア　スル一方式により、Ｗ
Ｓ４は、ストア　イン方式により制御されるものとする
。ＩＰｌ及びｌ０Ｐ２は、夫々、ＩＰ指令制御線８０及
びＩＯＰ指令制御線８１によりＷＳ４とＢＳ６との間の
データ転送を指令、制御する。

ＢＳ６は、第３図に示すように、ＷＳ４からのデータを
記憶する拡張記憶記憶部（以下ＥＳＤという）６５と、
ＩＰｌ、ｌ０Ｐ２からの転送指令を制御する転送指令制
御部６１と、ＷＳ４及びＥＳＤ６５へ書込み、読出し要
求を発行するりクエスタ６２．６３と、ＷＳ４及びＥＳ
Ｄ６５からのデータを一時的にバッファリングするデー
タ　バッファ６４とにより構成されている。

転送指令制御部６１は、第４図に示すように、ＩＰＩ及
び１０Ｐ２からの転送指令を保持、制御する転送指令レ
ジスタ６１１，６１２と、これらの転送指令レジスタ６
１１．６１２の出力を選択するセレクタ６１３と、転送
全般を制御する転送制御部６１４により構成されている
。

また、転送指令レジスタ６１１は、第５図に示すように
、コマンド　レジスタ６１１１、転送量レジスタ６１１
２、ＭＳアドレス　レジスタ６１１３、ＢＳアドレス　
レジスタ６１１４、減算器６１１５、加算器６１１６．
６１１？、転送量レジスタ６１１２内の残転送量が“０
”になったことを検出する残転送量テスト部６１１８に
より構成されている。

転送指令レジスタ６１２も同様に構成されている。

ＷＳ４とＥＳ６との間のデータ転送の指令は、ＩＰｌか
らは命令のオペコードと、命令で指定した汎用レジスタ
の内容をもとに、また、ｌ０Ｐ２からはチャネル　コマ
ンド語（ＣＣＷ）をもとに、それぞれ転送指令線８０１
．８１１を使ってＥＳ６に送られる。該指令は、ＷＳ４
からＥＳ６への転送か、ＥＳ６からＷＳ４への転送かの
転送方向や、ＷＳ４への登録の無効／抑止の制御手段の
活性化などを指定するコマンドと、転送元および転送先
の先頭アドレスを示すＭＳアドレスとＥＳアドレス、転
送データ量を指示する転送量を含んでいる。ＩＰＩから
送られた該指令は、転送指令レジスタ６１１内の該当す
るレジスタ６１１１〜６１１４にセットされる。ｌ０Ｐ
２から該指令が送られた場合も、同様に転送指令レジス
タ６１２内の該当レジスタにセットされる。転送指令レ
ジスタ６１１，６１２にセットされたコマンドは、それ
ぞれコマンド線６１０４．６１０５によって転送制御部
６１４に入力される。転送＠御部６１４は、所定のルー
ルに従ってそれぞれのコマンドのうちの一方を選択し、
選択した転送指令レジスタから、セレクタ６１３により
、転送終了６１０８、ＭＳアドレス６１２２、ＥＳアド
レス６１３２を各部に入力することにより、以下、選択
した転送指令レジスタの内容に従って転送動作を実行す
る。

まず、転送制御部６１４は、転送終了６１０８をテスト
し、“１”ならば転送量が“０゛と判断し終了線８０２
、または８１２で当該処理装置に転送の終了を通知する
。転送終了６１０８が“０”ならば、選択したコマンド
を解読し、コマンド線６１２１．６１３１．６１４１を
使い、リクエスタ６２，６３、データ　バッファ６４を
起動する。

ここで、コマンド線６１２１は、転送方向、ｗｓ４の登
録制御などを、コマンド９６１３１．６１４１は、転送
方向などを指定する情報を有している。

また、該起動によりセレクタ６１３から線６１２２゜６
１３２を使い、リクエスタ６２にはＭＳアドレス、リク
エスタ６３にはＥＳアドレスが与えられる。

リクエスタ６２．６３、データ　バッファ６４を起動し
た後、転送制御部６１４は、線６１０１または６１０２
により、当該転送指令レジスタに対してＭＳアドレス、
ＥＳアドレス、転送量の更新を指示する。例えば、ＩＰ
Ｉからの指令が選択されている場合、転送制御部６１４
は、４ｉ１６１０１により、転送指令レジスタ６１１に
該指示を行う。

該指示を受けると転送指令レジスタ６１１は、減算器６
１１５、加算器６１１６．６１１７により、転送量レジ
スタ６１１２の内容を−１，ＭＳアドレス　レジスタ６
１１３、ＥＳアドレス　レジスタ６１１４の内容を＋１
する。

リクエスタ６２は、第６図に示すように、ＭＳアドレス
　レジスタ６２１とＭＳリクエスト制御部６２２とによ
り構成されている。

また、リクエスタ６３も同様に、第７図に示すように、
ＥＳアドレス　レジスタ６３１、ＢＳリクエスト制御部
６３２から成っている。

各リクエスタ６２．６３は、転送制御部６１４からの起
動により２５６バイトのデータ転送を実行する。該起動
により、ＭＳリクエスタ６２は、レジスタ６２１にセレ
クタ６１３から送られたＭＳアドレスをセットし、転送
制御部６１４からのコマンドをＭＳリクエスト制御部６
２２で解読する。同様にＢＳリクエスタ６３は、レジス
タ６３１にＢＳアドレスをセットし、コマンドをＥＳリ
クエスト制御部６３２で解読する。

データ　バッファ６４は、第８図に示すように、バッフ
ァ量レジスタ６４１と、加減算器６４２と、バッファ量
に応じて各リクエスタ６２．６３を制御するためのバッ
ファ量制御部６４３と、転送データを一時的に蓄えるバ
ッファ６４４とにより構成されている。

転送指令制御部６１から起動を受けると、データ　バッ
ファ６４は、ｖＡ６１４１で与えられたコマンドから、
データ転送方向を認知する。バッファ量制御部６４３は
、データ転送元に対しては、バッファ６４４内のデータ
量が所定の値に達したらバツクファ６４４の溢れを抑止
するように、データ転送先に対しては、所定のデータ量
がバッファ６４４内に確保されるまでリクエストの発行
を抑止するように、線６４２１．６４３１を使い各リク
エスタ６２．６３を制御するが、前記所定値をデータ転
送方向により制御する。

リクエスタ６２は、転送制御部６１４より前記起動を受
けると、データ転送元がＭＳ　（従ってデータ転送先は
ＥＳ）の場合、直ちにレジスタ６２１内のＭＳアドレス
とともに、ＭＳリクエスト制御部６２２より線７０１１
でコマンドをＷＳ４に送り、続出リクエストを発行する
。また、リクエスタ６３は、所定のデータ量がバッファ
６４４内に確保されたことを、線６４３１によりデータ
　バッファ６４から通知されるまで、ＥＳＤ６５へのリ
クエスト発行を留保する。データ　バッファ６４は、前
記続出リクエストにより、ＷＳ４から線７０４２を使い
読出データが送られてくると、該データに同期して線７
０３を介して送られてくる応答をバッファ書込要求とし
て、上記続出データをバッファ６４４に書込む。また、
このとき、加減算器６４２は、バッファ量レジスタ６４
１の値を＋１する。バッファ量制御部６４３は、更新さ
れたバッファ量レジスタ６４１の内容を調べ、前記所定
のデータ量がバッファ６４４内に確保されたか否か判定
する。データ　バッファ６４は、続出データが送られて
くる度に上記動作をくり返す。

所定のデータ量がバッファ６４４に確保されると、バッ
ファ量制御部６４３は、線６４３１により、データ量が
確保されていることをリクエスタ６３に通知する。該通
知を受けると、リクエスタ６３は、線６４３１により、
データ　バッファ６４にバッファ続出要求を発行し、レ
ジスタ６３１内のＥＳアドレスとともに、ＥＳリクエス
ト制御部６３２よりコマンドをＥＳＤ６５に送り、書込
リクエストを発行する。このとき、データ　バッファ６
４は、リクエスタ６３からの上記バッファ続出要求によ
り、バッファ６４４からの転送データを読出し、線７０
６１を使い、読出したデータを書込データとしてＥＳＤ
６５に送る。また、このとき、加減算器６４２は、バッ
ファ量レジスタ６４１の値を−３２する。なお、ここで
の減算値「３２」は、バッファ６４４への書込要求が８
バイト単位であるのに対し、読出要求が３２倍の２５６
バイト単位としていることにより定められている。

また、データ転送元がＥＳ（従ってデータ転送先はＭＳ
）の場合、リクエスタ６３は、転送制御部６１４より前
記起動を受けると、直ちにＢＳアドレスとコマンドをＥ
ＳＤ６５へ送り、続出リクエストを発行する。リクエス
タ６２は、所定のデータ量がバッファ６４４内に確保さ
れたことを、線６４２１によりデータ　バッファ６４か
ら通知されるまで、ＷＳ４へのリクエスト発行を保留す
る。データ　バッファ６４は、前記続出リクエストによ
り、ＥＳＤ６５から線７０６２を使い読出データが送ら
れてくると、該データに同期して線６５３を介して送ら
れて（る応答をバッファ書込要求として、上記読出デー
タをバッファ６４４に書込む。また、バッファ量レジス
タ６４１の値は＋１され、バッファ量制御部６４３は、
前記所定のデータ量がバッファ６４４内に確保されたか
否かを判定する。

バッファ６４４内に所定のデータ量が確保されると、バ
ッファ量制御部６４３は、線６４２１により、リクエス
タ６２に通知する。該通知を受けると、リクエスタ６２
は、線６２４１により、データ　バッファ６４にバッフ
ァ続出要求を発行し、ＭＳアドレスとコマンドをＷＳ４
へ送り、書込リクエストを発行する。このとき、データ
　バッファ６４は、リクエスタ６２からの上記バッファ
続出要求により、バッファ６４４から転送データを読出
し、＆Ｉ７０４１を使い、読出したデータを書込データ
としてＷＳ４に送る。また、加減算器６４２は、バッフ
ァ量レジスタ６４１の値を−３２する。

各リクエスタ６２．６４へ、それぞれ、線７０２゜６５
２を介して、リクエストの終了がＷＳ４、ＥＳＤ６５か
ら送られてくると、各リクエスタ６２゜６３は、ツレツ
レ、！６２１１．６３１１を使い、転送制御部６１４よ
り起動を受けたデータ転送の終了を、転送制御部６１４
へ通知する。転送制御部６１４は、リクエスタ６２．６
３両者から該終了を受けると、セレクタ６１３からの線
６１０８により転送終了をテストし、“１′ならば残転
送量が“０”になったと判断し、線８０２、または８１
２により、当該処理装置に転送の終了を通知する。また
、線６１０８が“０”ならば、同様の手順により、リク
エスタ６２．６３、データ　バッファ６４を起動し、デ
ータ転送を実行する。

次に、リクエスタ６２より、リクエストを受けたときの
ＷＳ４の動作について説明する。

ＷＳ４は、第９図に示すように、コマンド制御部４１、
アドレス制御部４２、書込データ制御部４３、ワーク記
憶アドレス制御部４４、ワーク記憶記憶部４５（以下Ｗ
ＳＤという）、ＭＳリクエスタ４６、バッファ記憶キャ
ンセル制御部４７、続出データ制御部４８を有して構成
されている。

このＷＳ４は、従来のＩＰＩとｌ０Ｐ２とに対するデー
タ転送路、計２組に対し、３組目を増設して、ＥＳ６に
対するデータ転送路を設けた構成とされており、従来の
ＩＰＩや１０２からのリクエストと、はぼ同様に、ＥＳ
６からのリクエストも処理可能に構成されている。

ＥＳ６からＷＳ４へのリクエストが発行されると、第９
図に示すＷＳ４は、線７０１１．７０１２を介して入力
されるリクエスタ６２からのコマンド、ＭＳアドレスを
、それぞれ、コマンド制御部４１、アドレス制御部４２
にセットする。書込リクエストの場合は、前述に加えて
線７０４１を介して、データ　バッファ６４からの書込
データが、書込データ制御部４３に入力される。コマン
ド制御部４１へ入力されたＥＳ６からのコマンドは、Ｉ
Ｐｌ、ｌ０Ｐ２からのコマンドと、所定のルールに従っ
て選択される。もし、ＥＳ６からのコマンドが選択され
た場合、ＷＳ４は、該コマンドと、アドレス制御部４２
に入力された、リクエスタ６２からのＭＳアドレスと、
書込リクエスト時、書込データ制御部４３に入力された
、データ　バッファ６４からの書込データとに従って、
ＥＳ６からのリクエストを処理する。

なお、ここで、ＷＳ４は、２５６バイト単位に、ＭＳの
写しを登録し、ＷＳ４からＭＳ５へのりクエストも２５
６バイト単位に発生するものとする。

ＷＳ４は、ＥＳ６からのリクエストが読出しリクエスト
の場合、まずＭＳアドレス４２１をワーク記憶アドレス
制御部４４に入力し、該ＭＳアドレスのデータが登録さ
れているか調べる。ワーク記憶アドレス制御部４４は、
そのアドレスが登録されていれば、線４４１によりＷＳ
Ｄ４５から当該データを読出す。このとき、ＷＳＤ４５
のアドレスは、ＭＳアドレス４２１の一部と、線４４２
より与えられる。ＷＳＤ４５から読出したデータ４５１
は、読出データ制御部４８から線７０３上への応答とと
もに、線７０４２を介してデータバッファ６４へ送られ
る。もし、前記コマンドにより該データの登録無効、抑
止が指定されていることを線４１１が示す場合、ワーク
記憶アドレス制御部４４は、上記登録調査後、該登録の
バリッド　ピットを“０”に書替える。

ワーク記憶アドレス制御４４は、前記ＭＳアドレスのデ
ータが登録されていなければ、線４４１を介してＭＳリ
クエスタ４６にＭＳ５への読出リクエストの発行を指示
する。このとき、ＭＳアドレスとしては、ＭＳアドレス
４２１を使用する。

ＭＳリクエスタ４６は、線４５０１．４５０２を使い、
コマンド、ＭＳアドレスをＭＳ５へ送す、続出リクエス
トを発行する。該続出リクエストの発行により、ＭＳ５
から線５４０２と線５４ｏ１を使い、続出データと、該
データに同期した応答が送られて（ると、ワーク記憶ア
ドレス制御部４４は、該データを上記ＭＳアドレスのデ
ータとして新たに登録し、読出データ制御部４８は該デ
ータを線７０３への応答とともに、線７０４２を介して
データ　バッファ６４へ送る。ここで、ワーク記憶アド
レス制御部４４は、上記登録に際し、−般に広く知られ
ているＬ　ＲＵ　（Ｌｅａｓｔ　ＲｅｃｅｎｔｌｙＵ　
５ｅｄ）アルゴリズムに従って、ＷＳＤ４５上の記憶場
所を新たに確保し、線４４１によりＷＳＤ４５に上記読
出データ５４０２を書込む。このとき、新たに確保した
記憶場所を示すＷＳＤ４５のアドレスは、ＭＳアドレス
４２１の一部と、線４４２より与えられる。しかし、も
し前記コマンドにより該データの登録無効、抑止が指定
されていることを線４１１が示している場合、ワーク記
憶アドレス制御部４４は、前記登録を行わず、従って、
ＷＳＤ４５への前記書込も実行しない。

次に、ＥＳ６からのリクエストが書込リクエストの場合
についてＷＳ４の動作を説明する。この場合、まず、Ｗ
Ｓ４は、ＭＳアドレス４２１をワーク記憶アドレス制御
部４４に入力し、該ＭＳアドレスのデータが登録されて
いるか否か調べる。

ワーク記憶アドレス制御部４４は、当該データが登録さ
れていれば、線４４１により、書込データ４３１をＷＳ
Ｄ４５に書込む。このときも、ＷＳＤ４５のアドレスは
、ＭＳアドレス４２１の一部と、線４４２より与えられ
る。もし、前記コマンドにより該データの登録無効、抑
止が指定されていることを線４１１が示している場合、
ワーク記憶アドレス制御部４４は、前記登録調査後、該
登録のバリッド　ピットを１０”に書替えるとともに、
書込データ４３１をＷＳＤ４５に書込むかわりに、線４
４１により、ＭＳリクエスタ４６にＭＳ５への書込リク
エストを発行させる。このとき、ＭＳアドレスとしては
、ＭＳアドレス４２１を、書込データとしては、書込デ
ータ４３１を使用する。ＭＳリクエスタ４６は、線４５
０１．４５０２゜４５０３を使い、コマンド、ＭＳアド
レス、書込データをＭＳ５へ送り、書込リクエストを発
行する。

前記ＭＳアドレスのデータが登録されていなければ、ワ
ーク記憶アドレス制御部４４は、書込データ４３１を上
記ＭＳアドレスのデータとして新たに登録し、前記と同
様にしてＷＳＤ４５上の記憶場所を新たに確保し、線４
４１によりＷＳ４５に上記書込データ４３１を書込む。

このとき、新たに確保した記憶場所を示すＷＳＤ４５の
アドレスは、同様に、ＭＳアドレス４２１の一部と、線
４４２より与えられる。しかし、もし前記コマンドによ
り該データの登録無効、抑止が指定されていることをｖ
Ａ４１１が示すときは、ワーク記憶アドレス制御部４４
は、上記登録を行わず、また、書込データ４３１をＳＤ
４５に書込むかわりに、線４１により、前記と同様にし
てＭＳリクエスタ４６にＭＳ５への書込リクエストを発
行させる。

ＥＳ６からのリクエストが書込リクエストの場合、ＷＳ
４は、ワーク記憶アドレス制御部４４における該ＭＳア
ドレスのデータのＷＳ４への前記登録調査と並行して、
さらに、該データのＢＳ３への登録状態をバッファ記憶
セヤンセル制御ｎ部４７で調べる。バッファ記憶キャン
セル制御部４７には、ＢＳ３の登録状態の写しを記憶す
るＦＡＡ（フロント　バッファ　アドレス　アレイ）を
予め設けである。この場合、ＭＳアドレス４２１を同制
御部４７に入力し、該ＭＳアドレスのデータがＢＳ３に
登録されているか調べる。バッファ記憶キャンセル制御
部４７は、そのデータが登録されテイレば、ｖＡ４１０
１により、線４１０２で示すＭＳアドレスの登録キャン
セルをＩＰｌに要求し、ＢＳ３に登録されているデータ
よりも、ＷＳＤ４５、あるいはＭＳ５に書込んだデータ
の方が最新となることを防止する。

前述した本発明の実施例は、多階段層記憶装置がＢＳ３
．ＷＳ４及びＭＳ５による３階層で構成されているもの
としたが、本発明は、ＷＳ４とＭ−３５との間にストア
イン方式で制御されるもう一階層の記憶装置を有する多
階層記憶装置を備えるシステムにも同様に適用すること
が可能であり、さらに、ＢＳ３とＷＳ４との間にストア
スル一方式で制御される記憶装置が備えられているよう
な場合にも適用することができる。

〔発明の効果〕

以上説明したように、本発明によれば、三階層板上の多
階層記憶装置を用いたデータ処理システムにおいて、拡
張記憶装置を設けるとともに、多階層記憶装置と拡張記
憶装置との間で、データ転送を行うため、多階層記憶装
置中のストア　イン制御方式に基づいて制御される中位
階層記憶装置と拡張記憶装置との間に、前記データ転送
を行うデータ転送路を設けたので、拡張記憶装置から多
階層記憶装置へデータ転送を行った時、上記中位階層記
憶装置より上位の階層の記憶装置に登録されているデー
タのうち、当該転送データの転送先データの登録を無効
とする手段を有するだけで、容易に登録データの最新性
を保証した拡張記憶システムを構築することができる。

また、中下位階層記憶装置の当該転送データの登録を無
効、あるいは抑止する制御手段を有しているので、上記
中下位階層記憶装置の使用効率を向上させることができ
る。

【図面の簡単な説明】

第１図は本発明による拡張記憶システムを備えたデータ
処理システムのブロック図、第２図は従来技術による拡
張記憶システムを備えたデータ処理システムの一例を示
すブロック図、第３図は第１図におけるＢＳ６の構成を
示すブロック図、第４図は第３図における転送指令制御
部６１の構成を示すブロック図、第５図は第４図におけ
る転送指令レジスタ６１１の構成を示すブロック図、第
６図は第３図におけるリクエスタ６２の構成を示すブロ
ック図、第７図は第３図におけるリクエスタ６３の構成
を示すブロック図、第８図は第３図におけるデータ　バ
ッファ６４の構成を示すブロック図、第９図は第１図に
おけるＷＳ４の構成を示すブロック図である。１・・・・・・・・・命令プロセッサ（ＩＰ）、２・・
・・・・・・・入出力プロセッサ（ＩＯＰ）　、３・・
・・・・・・・バッファストレージ（ＢＳ）　、４・・
・・・・・・・ワーク　ストレージ（ＷＳ）　、５・・
・・・・・・・主記憶装置（ＭＳ）　、６・・・・・・
・・・拡張記憶装置、４１・・・・・・・・・コマンド
制御部、４２・・・・・・・・・アドレス制御部、４３
・・・・・・・・・書込データ制御部、４４・・・・・
・・・・ワーク記憶アドレス制御部、４５・・・・・・
・・・ワーク記憶記憶部（ＷＳＤ）　、４６・・・・・
・・・・ＭＳリクエスタ、４７・・・・・・・・・バッ
ファ記憶キャンセル制御部、４８・・・・・・・・・読
出データ制御部、６１・・・・・・・・・転送指令制御
部、６２．６３・・・・・・・・・リクエスタ、６４・
・・・・・・・・データバッファ、６５・・・・・・・
・・拡張記憶記憶部（ＥＳＤ）、６１１，６１２・・・
・・・・・・転送指令レジスタ、６１３・・・・・・・
・・セレクタ、６１４・・・・・・・・・転送制御部、
６２２・・・・・・・−Ｍ　Ｓ　ＩＪクエスト制御部、
６３２・・・・・・・・・ＥＳリクエスト制御部、６４
２・・・・・・・・・加減算器、６４３・・・・・・・
・・バッファ量制御部、６４４・・・・・・・・・バッ
ファ。第１図第２図第３図第４図第　５　図Ｉｔ）第６図第　７ｆｆ１６５へ　　６５へ　６１へ６４へ第８図

Claims

【特許請求の範囲】１、命令プロセッサ、入出力プロセッサ及び３階層以上
の多階層記憶装置を備え、前記多階層記憶装置を構成す
るある中位階層の記憶装置へのストアが、ストアイン方
式に基づいて制御されるデータ処理システムにおいて、
拡張記憶装置と、前記命令プロセッサあるいは入出力プ
ロセッサからの指令により、前記多階層記憶装置と前記
拡張記憶装置との間でデータ転送を行うために、前記中
位階層の記憶装置と前記拡張記憶装置との間に設けられ
たデータ転送路とを備えることを特徴とする拡張記憶シ
ステム。２、前記拡張記憶装置から前記多階層記憶装置へデータ
転送を行う場合、前記中位階層の記憶装置より上位の階
層の記憶装置に登録されているデータのうち、当該転送
データの転送先に対応するデータについて、その登録を
無効とすることを特徴とする特許請求の範囲第１項記載
の拡張記憶システム。３、前記多階層記憶装置と前記拡張記憶装置との間でデ
ータ転送を行う場合、前記中位階層の記憶装置及び該中
位階層の記憶装置より下位の記憶装置の当該転送データ
の登録を無効あるいは抑止することを特徴とする特許請
求の範囲第１項または第２項記載の拡張記憶システム。