DE68924860T2

DE68924860T2 - Erweiterte Speicheranordnung.

Info

Publication number: DE68924860T2
Application number: DE68924860T
Authority: DE
Inventors: Yoshio Kiriu
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-02-22
Filing date: 1989-02-17
Publication date: 1996-04-18
Anticipated expiration: 2009-02-18
Also published as: US5307461A; EP0330087A2; EP0330087B1; JP2965987B2; US5471582A; CA1319200C; DE68924860D1; JPH01213732A; EP0330087A3

Description

HINTERGRUND DER ERFINDUNG

Diese Erfindung bezieht sich auf ein System mit erweitertem Speicher für ein Datenverarbeitungssystem und insbesondere auf ein System mit erweiterten Speicher, das Daten zwischen hierarchischen Speichern und einem erweiterten Speicher übertragen kann.
Das US-Patent Nr. 4,476,524, erteilt an D. T. Braun u. a. am 9. Oktober 1984, offenbart ein Datenverarbeitungssystem, das zwischen einem Hauptspeicher (im folgenden mit MS bezeichnet) und einem erweiterten Speicher (oder Seitenspeicher) einen Datenübertragungsweg besitzt und eine Datenübertragung zwischen dem MS und dem erweiterten Speicher unter Verwendung des Datenübertragungsweges durchführt.
Als Stand der Technik zur Verbesserung der Anpassung der unterschiedlichen Verarbeitungsgeschwindigkeiten des Prozessors und des MS in einem Datenverarbeitungssystem offenbart die JP-A-52-71138 (entspricht der JP-B-57-57782) hierarchische Speicher, in denen ein kleiner Hochgeschwindigkeitsspeicher mit hohem Rang wie z. B. ein Pufferspeicher (im folgenden mit BS bezeichnet) in einem Abschnitt des Prozessors vorgesehen ist, wobei ein Speicher mit mittlerem Rang wie z. B. ein Arbeitsspeicher (im folgenden mit WS bezeichnet), der als Puffer zweiten Rangs dient, mit im Vergleich zum BS und zum MS mittlerer Geschwindigkeit und mittlerer Kapazität zwischen dem BS und dem MS angeordnet ist. In diesem Fall ist der MS der Speicher mit dem niedrigsten Rang.
Das US- Patent Nr. 4,639,862, erteilt an H. Wada am 27. Januar 1987, offenbart ein Adressierungssystem für den erweiterten Speicher. Die Inhalte der obenerwähnten Veröffentlichung sind ohne besondere Erwähnung in die vorliegende Patentanmeldung eingefügt.
Beim Auslesen von Daten wie z. B. einer Anweisung oder eines Operanden, die in drei oder mehr hierarchischen Speichern gespeichert sind, werden die Daten aus einem Speicher mit höchstmöglichem Rang gelesen, der die Objektdaten oder eine Kopie der Daten enthält. Nur wenn alle Speicher mit höherem Rang als der MS keine Kopie der Daten enthalten, werden die Daten aus dem MS gelesen. Die Speicherung von Daten wird so geregelt, daß häufig verwendete Daten in einem höherrangigen Speicher gespeichert werden. Dadurch wird die Verarbeitungsgeschwindigkeit erhöht.
Beim Schreiben von Daten in hierarchische Speicher werden die Daten nicht auf einmal in den Speichern aller Ränge überschrieben, statt dessen werden geänderte Daten für Speicher unterhalb eines gewissen Rangs auf eine einspeichernde Weise überschrieben. Dadurch wird die Verarbeitungsgeschwindigkeit erhöht.
Bei den Steuerungsarten des Überschreibens von Daten in einem Speicher mit einem bestimmten Rang wird das unmittelbar nach dem Überschreiben der Daten in einem Speicher mit einen bestimmten Rang ausgeführte Überschreiben von Daten in den Speicher mit dem nächstniedrigeren Rang als "durchspeichernder" Modus klassifiziert, während das Überschreiben von Daten durch Zurückgeben der Daten in den Speicher mit nächstniedrigerem Rang, wenn die überschriebenen Daten im aktiven Speicher nicht mehr verwendet werden, als "einspeichernder" Modus klassifiziert wird. In einer hierarchischen Speicheranordnung, die das Speichern in einem mittleren Speicher im einspeichernden Modus steuert, sind die Daten im MS, der der Speicher mit niedrigstem Rang ist, notwendigerweise nicht immer auf dem neuesten Stand.
In letzter Zeit haben verbesserte Halbleitertechnologien Jahr für Jahr höhere Verarbeitungsgeschwindigkeiten für Prozessoren geschaffen, während die Hauptspeicher hinsichtlich der Verarbeitungsgeschwindigkeit wenig Fortschritte gemacht haben, obwohl deren Kapazitäten gesteigert und deren Kosten verringert worden sind. Daher steigt der Geschwindigkeitsunterschied zwischen diesen Vorrichtungen weiter an. Bei dem im obenerwähnten US- Patent Nr. 4,476,524 offenbarten Datenverarbeitungssystem sind Zentralprozessoren (CPS) und Kanalprozessoren (CHs) über eine Systemsteuervorrichtung (SC) mit Hauptspeichern (MS) verbunden, welche über einen MS/PS-Datenbus mit Seitenspeichern (PS) verbunden sind.
Die EP-A-O 173 893 offenbart ein hierarchisches Speichersystem mit zwei Cache-Speichern auf verschiedenen Ebenen und einem Hauptspeicher als dritte hierarchische Ebene. Der erste Cache-Speicher wird im durchspeichernden Modus betrieben, während der zweite im einspeichernden Modus betrieben wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe dieser Erfindung, ein System mit erweitertem Speicher zu schaffen, das geeignet verwendet wird, um Daten zwischen hierarchischen Speichern mit drei oder mehr Rängen und einem erweiterten Speicher zu übertragen.
Es ist eine weitere Aufgabe dieser Erfindung, ein System mit erweiterten Speicher zu schaffen, das die neueste Version von kopierten Daten sichert, indem es lediglich eine Vorrichtung besitzt, die im Anschluß an eine Datenübertragung von einem erweiterten Speicher in hierarchische Speicher von den Daten, die in einen Speicher mit einem höheren Rang als wenigstens ein Speicher mit mittlerem Rang kopiert worden sind, die Kopie der Übertragungszieldaten ungültig macht.
Es ist eine weitere Aufgabe dieser Erfindung, eine unsachgemäße Datenübertragung vom MS, dessen Inhalte aufgrund des Vorhandenseins eines Arbeitsspeichers mit mittleren Rang, der in einspeichernden Modus betrieben wird und einen höheren Rang als der MS besitzt, nicht auf dem letzten Stand wären, in den ES zu verhindern.
Es ist eine weitere Aufgabe dieser Erfindung, das Problem zu lösen, das im Fall einer Datenübertragung vom ES in den MS und für den Fall, daß ein WS oder ein BS mit höherem Rang als der MS eine Kopie der Daten enthält, die im MS bis zur Übertragung gespeichert waren, die kopierten Daten im WS oder BS mit den neu in den MS übertragenen Daten nicht übereinstimmen und die übertragenen Daten selbst neue Daten werden.
Die Erfindung ist im Anspruch 1 definiert.
Gemäß dieser Erfindung werden die obenerwähnten Aufgaben gelöst, indem zwischen wenigstens einem Speicher mit mittlerem Rang, der im einspeichernden Modus betrieben wird, und einem ES ein Datenübertragungsweg für die Datenübertragung zwischen dem Speicher mit mittlerem Rang und dem ES und eine Vorrichtung zum Verwerfen von Übertragungszieldaten der zu übertragenden Daten in den hierarchischen Speichern, d. h. eines Abschnitts, der den aufgrund der Veränderung des Zielbereichs zu löschenden Daten entspricht, von den in einem Speicher mit höherem Rang als der Speicher mit mittlerem Rang kopierten Daten vorgesehen wird, wobei eine Datenübertragung vom ES in einen hierarchischen Speicher gleichzeitig mit der Datenübertragung von einem Prozessor in den hierarchischen Speicher durchgeführt werden kann.
Ferner ist eine Steuervorrichtung vorhanden, die im Anschluß an eine Datenübertragung zwischen den hierarchischen Speichern und dem ES die übertragenen Daten im Speicher mit mittlerem Rang und in den Speichern ausschließlich des MS mit niedrigeren Rang als der Speicher mit mittlerem Rang (Speicher mit mittleren/niedrigen Rängen) ungültig macht oder hemmt. Genauer, wenn der WS eine Kopie der zu löschenden Daten enthält, die bereits im MS-Ziel der Übertragung vom ES zum MS zuschreibbar sind, wird diese gelöscht. Wenn der WS keine Kopie der zu löschenden Daten des MS-Ziels enthält, was keine normale Einspeicheroperation ist, wird eine Operation zum Kopieren der Daten in den WS gehemmt, d. h. sie wird nicht gültig. Die Unterscheidung zwischen "gültig" und "ungültig" kann anhand von Merkern vorgenommen werden.
Da ein Datenübertragungsweg zwischen dem Speicher mit mittlerem Rang oder WS und dem ES vorgesehen ist, wird dann, wenn Daten vom MS oder WS der hierarchischen Speicher in den ES übertragen werden, zuerst auf den Speicher mit mittlerem Rang zugegriffen, wobei die Daten aus dem Speicher mit mittlerem Rang gelesen und in den ES übertragen werden, wenn der WS eine Kopie der zu übertragenden Daten enthält, oder die Daten aus dem MS gelesen und in den ES übertragen werden, wenn der WS keine Kopie enthält. Da Speicher mit höherem Rang als der Speicher mit mittlerem Rang oder der BS im durchspeichernden Modus betrieben werden, sind die wie oben beschrieben ausgelesenen Übertragungsdaten immer die neueste Version aus dem WS und dem BS.
Da die Steuervorrichtung zum Verwerfen oder Hemmen der Kopie der vom mittleren Speicher zu übertragenden Daten aktiviert ist, wenn eine Kopie der Ubertragungsdaten vorhanden ist, macht jeder Speicher innerhalb des Speichers mit mittlerem Rang, auf den beim Lesen der Übertragungsdaten zugegriffen worden ist, die Kopie der Daten nach dem Auslesen ungültig oder hemmt die Kopie beim Selbstspeichervorgang der aus einem Speicher mit niedrigeren Rang gelesenen Daten, falls die Kopie fehlt.
Auf diese Weise kann bei aktivierter Steuervorrichtung der Speicher mit mittlerem Rang in einen Zustand gebracht werden, in dem er keine Kopie der Übertragungsdaten enthält, wenn die Datenübertragung zwischen den hierarchischen Speichern und dem ES stattfindet, wobei dementsprechend für eine Datenübertragung mit geringerer Dringlichkeit die Steuervorrichtung aktiviert wird, so daß der Zwischenspeicher effektiver genutzt werden kann. Für eine dringende Datenübertragung zwischen dem ES und den hierarchischen Speichern wird die Übertragung durch Kopieren ausgeführt, indem die Erzeugung der Anweisung, die die Steuervorrichtung aktiviert, zurückgehalten wird.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockschaltbild eines Datenverarbeitungssystems, das mit dem System mit erweiterten Speicher gemäß dieser Erfindung versehen ist;
Fig. 2 ist ein Blockschaltbild, das die Anordnung des ES 6 in Fig. 1 zeigt;
Fig. 3 ist ein Blockschaltbild, das die Anordnung der Übertragungsanweisungssteuervorrichtung 61 in Fig. 2 zeigt;
Fig. 4 ist ein Blockschaltbild, das die Anordnung des Übertragungsanweisungsregisters 611 in Fig. 3 zeigt;
Fig. 5 ist ein Blockschaltbild, das die Anordnung des Registers 62 in Fig. 2 zeigt;
Fig. 6 ist ein Blockschaltbild, das die Anordnung des Registers 63 in Fig. 2 zeigt;
Fig. 7 ist ein Blockschaltbild, das die Anordnung des Datenpuffers 64 in Fig. 2 zeigt; und
Fig. 8 ist ein Blockschaltbild, das die Anordnung des WS 4 in Fig. 1 zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGS FORM

Im folgenden wird mit Bezug auf die Zeichnungen eine Ausführungsform des neuartigen Systems mit erweitertem Speicher beschrieben.
Wie in Fig. 1 gezeigt, umfaßt das neuartige System mit erweiterten Speicher hierarchische Speicher mit, von höheren zu niedrigeren Rängen geordnet, einem Pufferspeicher (BS) 3, einem Arbeitsspeicher (WS) 4 und einem Hauptspeicher (MS) 5 sowie einem erweiterten Speicher (ES) 6, wobei zwischen dem WS 4 und dem ES 6 ein Datenübertragungsweg 7 vorgesehen ist. Der BS 3 und der WS 4 werden im durchspeichernden Modus bzw. in einspeichernden Modus betrieben. Ein Anweisungsprozessor (IP) 1 und ein Eingabe/Ausgabe-Prozessor (IOP) 2 dirigieren und steuern die Datenübertragung zwischen dem WS 4 und dem ES 6 unter Verwendung einer IP-Steuersignalleitung 80 bzw. einer IOP-Steuersignalleitung 81.
Der ES 6 umfaßt eine erweiterte Speichervorrichtung 65 (im folgenden mit ESD bezeichnet), die Daten vom WS 4 speichert, eine Übertragungssteuervorrichtung 61, die die Übertragungsanweisungen vom IP 1 und IOP 2 steuert, Anforderungsvorrichtungen 62 und 63, die Schreibanforderungen und Leseanforderungen an den WS 4 und die ESD 65 ausgeben, sowie einen Datenpuffer 64, der vorübergehend Daten vom WS 4 und der ESD 65 hält.
Wie in Fig. 3 gezeigt, umfaßt die Übertragungssteuervorrichtung Übertragungsanweisungsregister 611 und 612, die die Übertragungsanweisungen vom IP 1 und vom IOP 2 halten und steuern, eine Auswahlvorrichtung 613, die die Ausgabe der Übertragungsanweisungsregister 611 oder 612 auswählt, sowie eine Übertragungssteuervorrichtung 614, die die Datenübertragung allgemein steuert.
Wie in Fig. 4 gezeigt, umfaßt das Übertragungsanweisungsregister 611 ein Anweisungsregister 6111, ein Übertragungsvolumenregister 6112, ein MS-Adreßregister 6113, ein ES-Adreßregister 6114, einen Subtrahierer 6115, Addierer 6116 und 6117 sowie eine Übertragungsendeprüfvorrichtung 6118, die erfaßt, daß das Übertragungsvolumenregister 6112 "leer" wird. Das Übertragungsanweisungsregister 612 besitzt die gleiche Struktur wie das Register 611.
Anweisungen für die Datenübertragung zwischen dem WS 4 und dem ES 6 werden in Abhängigkeit vom Operanden der jeweiligen Anweisung und den Inhalten eines Mehrzweckregisters, spezifiziert durch eine Anweisung vom IP 1, oder in Abhängigkeit vom Kanalanweisungswort (CCW) für eine Anweisung vom IOP 2 über die Übertragungsanweisungsleitungen 801 bzw. 811 an den ES 6 gesendet. Die Anweisung enthält die Übertragungsrichtung zwischen dem WS 4 und dem ES 6, die Spezifizierung der Aktivierung für die Steuervorrichtung zum Verwerfen oder Hemmen der Kopie für den WS 4, die MS-Adresse und die ES-Adresse, die die Startadressen der Übertragungsquelle und des Übertragungsziels anzeigen.
Die von IP 1 gesendeten Anweisungen werden in den entsprechenden Registern 6111 bis 6114 im Übertragungsanweisungsregister 611 gesetzt, während die vom IOP 2 gesendeten Daten in den entsprechenden Registern im Übertragungsanweisungsregister 612 gesetzt werden. Eine im Übertragungsanweisungsregister 611 oder 612 gesetzte Anweisung wird über die Anweisungsleitung 6104 oder 6105 an die Übertragungssteuervorrichtung 614 übergeben. Die Übertragungssteuervorrichtung 614 wählt auf der Grundlage der obenbeschriebenen Regel eine der Anweisungsquellen aus und bedient die Auswahlvorrichtung 613, um das Übertragungsendesignal 6108, die MS-Adresse 6122 und die ES- Adresse 6132 vom ausgewählten Übertragungsanweisungsregister auf die entsprechenden Blöcke zu verteilen, so daß die Übertragungsoperation entsprechend den Inhalten des ausgewählten Übertragungsanweisungsregisters ausgeführt wird.
Zu Beginn prüft die Übertragungssteuervorrichtung 614 das Übertragungsendesignal 6108 und zeigt über die Leitung 802 oder 812 dem Ursprungsprozessor das Ende der Übertragung an, wenn dieses gleich "1" ist und "kein Übertragungsrest" anzeigt. Wenn andererseits das Übertragungsendesignal 6108 gleich "0" ist, analysiert die Steuervorrichtung 614 die ausgewählte Anweisung und aktiviert die Anforderungsvorrichtungen 62 und 63 und den Datenpuffer 64 unter Verwendung der Anweisungsleitungen 6121, 6131 und 6141. Die Anweisungsleitung 6121 trägt solche Informationen wie die Übertragungsrichtung und die Kopiesteuerung, während die Anweisungsleitungen 631 und 641 Informationen zur Spezifizierung der Übertragungsrichtung und dergleichen tragen. Als Antwort auf die Aktivierung liefert die Auswahlvorrichtung 613 die MS-Adresse über die Leitung 6122 an die Anforderungsvorrichtung 62 und die ES-Adresse über die Leitung 6132 an die Anforderungsvorrichtung 63.
Im Anschluß an die Aktivierung der Anforderungsvorrichtungen 62 und 63 und des Datenpuffers 64 spricht die Übertragungssteuervorrichtung 614 das Übertragungsanweisungsregister über die Leitung 6101 oder 6102 an, um die MS-Adresse und die ES-Adresse zu inkrementieren und den Übertragungsrest zu dekrementieren. Wenn z. B. die Anweisung des IP 1 ausgewählt wird, weist die Übertragungssteuervorrichtung 614 über die Leitung 6101 das Übertragungsanweisungsregister 611 an. Aufgrund des Empfangs der Anweisung bedient das Übertragungsanweisungsregister 611 den Subtrahierer 6115 und die Addierer 6116 und 6117, um die Inhalte der Übertragungsrestregister 6112 zu dekrementieren und die Inhalte des MS-Adreßregisters 6113 und des ES-Adreßregisters 6114 jeweils um 1 zu inkrementieren.
Wie in Fig. 5 gezeigt, umfaßt die Anforderungsvorrichtung 62 ein MS-Adreßregister 621 und eine MS-Anforderungssteuervorrichtung 622. In ähnlicher Weise umfaßt, wie in Fig. 6 gezeigt, die Anforderungsvorrichtung 63 ein ES- Adreßregister 631 und eine ES-Anforderungssteuervorrichtung 632. Die Anforderungsvorrichtungen 62 und 63 führen die Übertragung von 256 Byte Daten aus, wenn sie durch die Übertragungssteuervorrichtung 614 aktiviert werden. Als Antwort auf die Aktivierung setzt die MS-Anforderungsvorrichtung 62 im Register 621 die von der Auswahl vorrichtung 613 gesendete MS-Adresse und bedient seine MS-Anforderungssteuervorrichtung 622, um die Anweisung der Übertragungssteuervorrichtung 614 zu analysieren. Auf ähnliche Weise setzt die ES-Anforderungsvorrichtung 63 die ES-Adresse im Register 631 und bedient seine ES- Anforderungssteuervorrichtung 632, um die Anweisung zu analysieren.
Wie in Fig. 7 gezeigt, umfaßt der Datenpuffer 64 ein Puffergrößenregister 641, einen Addierer/Subtrahierer 642, eine Puffergrößensteuervorrichtung 643, die die Anforderungsvorrichtungen 62 und 63 in Abhängigkeit von der Größe des Puffers steuert, sowie einen Puffer 644, der vorübergehend die übertragenen Daten hält. Durch Aktivierung seitens der Übertragungsanweisungssteuervorrichtung 61 erkennt der Datenpuffer 64 die Datenübertragungsrichtung auf der Grundlage der über die Leitung 6141 gesendeten Anweisung. Die Puffergrößensteuervorrichtung 643 steuert die Anforderungsvorrichtungen 62 und 63 unter Verwendung der Leitungen 6421 und 6431, so daß die Datenübertragungsquelle gehindert wird, den Puffer 644 zu überfüllen, wenn dessen Inhalte einen bestimmten Pegel erreichen, wobei das Datenübertragungsziel die Ausgabe einer Anforderung zurückhält, bis eine bestimmte Menge von Daten im Puffer 644 gestapelt ist. Der obenerwähnte bestimmte Pegel des Puffers wird in Abhängigkeit von der Datenübertragungsrichtung gesteuert.
Die Anforderungsvorrichtung 62 antwortet auf die Aktivierung durch die Übertragungssteuervorrichtung 614 und sendet für den Fall, daß die Datenübertragungsquelle der MS ist (und dementsprechend der ES das Ziel ist), die Anweisung von der MS-Anforderungssteuervorrichtung 622 zusammen mit der MS-Adresse in Register 621 über die Leitung 7011 an den WS 4 und gibt eine Leseanforderung aus. Die Anforderungsvorrichtung 63 hält die Ausgabe der Anforderung an die ESD 65 zurück, bis sie über die Leitung 6431 vom Puffer 64 informiert wird, daß eine bestimmte Datenmenge im Puffer 644 gestapelt ist. Wenn als Antwort auf die Leseanforderung die ausgelesenen Daten vom WS 4 über die Leitung 7042 gesendet werden, schreibt der Datenpuffer 64 die ausgelesenen Daten in den Puffer 644, wobei er über die Leitung 703 synchron mit den Daten eine Bestätigung sendet, die eine Pufferschreibanforderung ist. Zu diesem Zeitpunkt inkrementiert der Addierer/Subtrahierer 642 das Puffergrößenregister 641 um 1. Die Puffergrößensteuervorrichtung 643 untersucht die Inhalte des aktualisierten Puffergrößenregisters 641, um zu entscheiden, ob die bestimmte Datenmenge im Puffer 644 gestapelt ist. Der Puffer 64 wiederholt die obenerwähnten Operationen bei jeder Annahme von ausgelesenen Daten.
Wenn die bestimmte Datenmenge im Puffer 644 gestapelt worden ist, zeigt die Puffergrößensteuervorrichtung 643 dies über die Leitung 6431 der Anforderungsvorrichtung 63 an. Als Antwort auf dieses Signal gibt die Anforderungsvorrichtung 63 über die Leitung 6431 eine Pufferleseanforderung an den Puffer aus, sendet die Anweisung von der ES-Anforderungsvorrichtung 632 zusammen mit der ES- Adresse im Register 631 an die ESD 65 und gibt eine Schreibanforderung aus. Zu diesem Zeitpunkt antwortet der Puffer 64 auf die Pufferleseanforderung der Anforderungsvorrichtung 63, um die Übertragungsdaten aus dem Puffer 644 auszulesen, und sendet diese als Schreibdaten über die Leitung 7061 an die ESD 65. Zum gleichen Zeitpunkt subtrahiert der Addierer/Subtrahierer 642 den Wert 32 vom Inhalt des Puffergrößenregisters 641. Der subtrahierte Wert "32" wird auf der Grundlage bestimmt, daß die Schreibanforderung an den Puffer 644 8 Byteeinheiten beträgt, während die Leseanforderung 256 Byteeinheiten beträgt, d. h. das 32fache.
Für den Fall, daß die Datenübertragungsquelle der ES ist (entsprechend ist das Ziel der MS), antwortet die Anforderungsvorrichtung 63 auf die Aktivierung durch die Übertragungssteuerungsvorrichtung 614, indem sie sofort die ES-Adresse und die Anweisung an die ESD 65 sendet und eine Leseanforderung ausgibt. Die Anforderungsvorrichtung 62 hält die Ausgabe der Anforderung an den WS 4 zurück, bis sie über die Leitung 6421 vom Puffer 64 informiert wird, daß eine bestimmte Datenmenge im Puffer 644 gestapelt ist. Wenn als Antwort auf die Leseanforderung die ausgelesenen Daten von der ESD 65 über die Leitung 7062 gesendet werden, schreibt der Datenpuffer 64 die ausgelesenen Daten in den Puffer 644, wobei er synchron mit den Daten über die Leitung 653 eine Bestätigung sendet, die eine Pufferschreibanforderung ist. Der Inhalt des Puffergrößenregisters 641 wird um 1 inkrementiert, wobei die Puffergrößensteuervorrichtung 643 untersucht, ob die bestimmte Datenmenge im Puffer 644 gestapelt ist.
Wenn im Puffer 644 die bestimmte Datenmenge gestapelt worden ist, zeigt die Puffergrößensteuervorrichtung 643 dies über die Leitung 6421 der Anforderungsvorrichtung 62 an. Als Antwort auf dieses Signal gibt die Anforderungsvorrichtung 62 über die Leitung 6241 eine Pufferleseanforderung an den Puffer aus, sendet die MS-Adresse und die Anweisung an den WS 4 und gibt eine Schreibanforderung aus. Zu diesem Zeitpunkt antwortet der Puffer 64 auf die Pufferleseanforderung der Anforderungsvorrichtung 62, liest die Übertragungsdaten aus dem Puffer 644 und sendet diese als Schreibdaten über die Leitung 7041 an den WS 4. Zum gleichen Zeitpunkt subtrahiert der Addierer/Subtrahierer 642 den Wert 32 vom Inhalt des Puffergrößenregisters 641.
Als Antwort auf die Lieferung der Anforderungsbeendigung vom WS 4 und von der ESD 65 über die Leitungen 702 bzw. 652 an die Anforderungsvorrichtungen 62 und 64 zeigen die Anforderungsvorrichtungen 62 und 63 über die Leitungen 6211 und 6311 der Übertragungssteuervorrichtung 614 das Ende der Datenübertragungen an, die von der Übertragungssteuervorrichtung 614 eingeleitet worden sind. Wenn die Übertragungssteuervorrichtung 614 die Beendigungssignale von beiden Anforderungsvorrichtungen 62 und 63 empfängt, überprüft sie die Leitung 6108 von der Auswahlvorrichtung 613 auf das Übertragungsende hin und zeigt dies über die Leitung 802 oder 812 dem Ursprungsprozessor an, wenn sie gleich "1" ist und keinen Übertragungsrest anzeigt. Wenn die Leitung 6108 gleich "0" ist, aktiviert die Übertragungssteuervorrichtung 614 die Anforderungsvorrichtungen 62 und 63 sowie den Puffer 64, um im Anschluß an die vorangegangene Prozedur die Datenübertragung auszuführen.
Im folgenden wird die Operation des WS 4 aufgrund des Empfangs einer Anforderung von der Anforderungsvorrichtung 62 beschrieben. Wie in Fig. 8 gezeigt, umfaßt der WS 4 eine Anweisungssteuervorrichtung 41, eine Adressensteuervorrichtung 42, eine Schreibdatensteuervorrichtung 43, eine Arbeitsspeicheradressensteuervorrichtung 44, eine Arbeitsspeichervorrichtung 45 (im folgenden mit WSD bezeichnet), eine MS-Anforderungsvorrichtung 46, eine Pufferspeicherlöschsteuervorrichtung 47 sowie eine Lesedatensteuervorrichtung 48. Der WS 4 besitzt wie bei der herkömmlichen Anordnung zwei Datenübertragungswege für den IP 1 und den IOP 2, die dem dritten Datenübertragungsweg für den ES 6 hinzugefügt sind, so daß er sowohl Anforderungen vom ES 6 als auch jene vom IP 1 und IOP 2 handhaben kann.
Wenn der ES 6 eine Anforderung an den WS 4 ausgibt, setzt der in Fig. 8 gezeigte WS 4 über die Leitungen 7011 und 7012 die Anweisung und die MS-Adresse, die von der Anforderungsvorrichtung 62 gesendet werden, in der Anweisungssteuervorrichtung 41 bzw. der Adreßsteuervorrichtung 42. Für eine Schreibanforderung werden über die Leitung 7041 weitere Schreibdaten vom Datenpuffer 64 in die Datensteuervorrichtung 43 eingegeben. Die vom ES 6 in die Anweisungssteuervorrichtung 41 eingegebene Anweisung wird den Anweisungen von IP 1 und vom IOP 2 zum Auswählen auf der Grundlage der obenbeschriebenen Regel hinzugefügt. Wenn die Anweisung vom ES 6 ausgewählt wird, verarbeitet der WS 4 die Anforderung vom ES 6 in Abhängigkeit von dieser Anweisung, der MS-Adresse von der Anforderungsvorrichtung 62, die in die Adreßsteuervorrichtung 42 eingegeben worden ist, und der Schreibdaten vom Datenpuffer 64, die zum Zeitpunkt der Schreibanforderung in die Schreibdatensteuervorrichtung 43 eingegeben worden sind. Es wird angenommen, daß der WS 4 eine Kopie des MS in einer 256- Byte-Einheit erzeugt und eine Anforderung an den MS 5 in einer 256-Byte-Einheit ausgibt.
Für den Fall, daß die Anforderung vom ES 6 eine Leseanforderung ist, gibt der WS 4 zuerst die MS-Adresse 421 in die Arbeitsadressensteuervorrichtung 44 ein, um zu untersuchen, ob er eine Kopie der Daten der MS-Adresse enthält. Wenn eine Kopie der Daten vorliegt, liest die Arbeitsspeicheradressensteuervorrichtung 44 die Daten über die Leitung 441 aus der WSD 45 aus. Zu diesem Zeitpunkt ist die Adresse der WSD 45 ein Teil der MS-Adresse 421 und liegt für die verbleibende Zeit an der Leitung 442 an. Die von der WSD 45 ausgelesenen Daten 451 werden zusammen mit der Bestätigung von der Lesedatensteuervorrichtung 48 auf der Leitung 703 über die Leitung 7042 an den Datenpuffer 64 gesendet. Für den Fall, daß die Leitung 411 anzeigt, daß durch die Anweisung die Ungültigkeit oder die Hemmung der Kopie der Daten spezifiziert ist, setzt die Arbeitsspeicheradressensteuervorrichtung 44 nach der obenerwähnten Untersuchung der Kopie das Kopiegültigkeitsbit auf "0".
Wenn die Daten der MS-Adresse nicht kopiert sind, bedient die Arbeitsspeicheradressensteuervorrichtung 44 über die Leitung 441 die MS-Anforderungsvorrichtung 46, um an den MS 5 eine Leseanforderung auszugeben. In diesem Fall wird die MS-Adresse 421 verwendet. Die MS-Anforderungsvorrichtung 46 sendet über die Leitungen 4501 und 4502 die Anweisung und die MS-Adresse an den MS 5 und gibt eine Leseanforderung aus. Der MS 5 antwortet auf die Leseanforderung und sendet die ausgelesenen Daten und gleichzeitig mit den Daten eine Bestätigung zurück. Dann erzeugt die Arbeitsspeicheradressensteuervorrichtung 44 eine neue Kopie der Daten als Daten der MS-Adresse, wobei die Lesedatensteuervorrichtung 48 die Daten über die Leitung 7042 an den Datenpuffer 64 sendet und gleichzeitig eine Bestätigung auf der Leitung 703 erzeugt. Bei diesem Schritt des Kopierens erhält die Arbeitsspeicheradressensteuervorrichtung 44 in Abhängigkeit des weitverbreiteten LRU-(Least Recently Used)-Algorithmus einen neuen Speicherplatz in der WSD 45 und schreibt die ausgelesenen Daten 5402 über die Leitung 441 in die WSD 45. Die den neuen Speicherplatz anzeigende Adresse der WSD 45 ist als Teil der MS-Adresse 421 gegeben und liegt für die verbleibende Zeit an der Leitung 442 an. Für den Fall, daß die Leitung 411 anzeigt, daß durch die Anweisung die Ungültigkeit oder die Hemmung der Kopie der Daten spezifiziert ist, erzeugt jedoch die Arbeitsspeicheradressensteuervorrichtung 44 keine Kopie und führt dementsprechend keinen Schreibvorgang in die WSD 45 aus.
Im folgenden wird die Operation des WS 4 für den Fall beschrieben, daß die Anforderung vom ES 6 eine Schreibanforderung ist. Zu Beginn gibt der WS 4 die MS-Adresse 421 in die Arbeitsspeicheradressensteuervorrichtung 44 ein, um zu untersuchen, ob eine Kopie der Daten der MS-Adresse vorliegt. Wenn eine Kopie der Daten vorliegt, schreibt die Arbeitsspeicheradressensteuervorrichtung 44 Schreibdaten 431 über die Leitung 441 in die WSD 45. Auch in diesem Fall ist die Adresse der WSD 45 als Teil der MS- Adresse 421 auf der Leitung 442 gegeben. Wenn die Leitung 411 anzeigt, daß durch die Anweisung die Ungültigkeit oder die Hemmung der Kopie der Daten spezifiziert ist, setzt die Arbeitsspeicheradressensteuervorrichtung 44 das Kopiegültigkeitsbit auf "0" und bedient über die Leitung 441 die MS-Anforderungsvorrichtung 46, um an den MS 5 eine Schreibanforderung auszugeben, statt die Schreibdaten 431 in die WSD 45 zu schreiben. Bei dieser Operation werden die MS-Adresse 421 und die Schreibdaten 431 verwendet. Die MS-Anforderungsvorrichtung 46 sendet die Anweisung, die MS-Adresse und die Schreibdaten über die Leitungen 4501, 4502 und 4503 an den MS 5 und gibt eine Schreibanforderung aus.
Wenn keine Kopie der Daten der MS-Adresse vorliegt, erzeugt die Arbeitsspeicheradressensteuervorrichtung 44 eine neue Kopie der Schreibdaten 431 als Daten der MS- Adresse und schreibt auf die gleiche Weise wie im vorangehenden Fall die Daten 431 über die Leitung 441 in eine neue Speicherstelle in der WSD 45. Bei diesem Vorgang ist die Adresse der WSD 45, die die neue Speicherstelle anzeigt, als Teil der MS-Adresse auf der Leitung 442 für die verbleibende Zeit gegeben. Für den Fall, daß die Leitung 411 anzeigt, daß durch die Anweisung die Ungültigkeit oder die Hemmung der Kopie der Daten spezifiziert ist, erzeugt die Arbeitsspeicheradressensteuervorrichtung 44 jedoch keine Kopie und bedient über die Leitung 441 die MS-Anforderungsvorrichtung 46, um wie im vorangehenden Fall eine Schreibanforderung an den MS 5 aus zugeben, anstatt die Schreibdaten 431 in die WSD 45 zu schreiben.
Für den Fall, daß die Anforderung vom ES 6 eine Schreibanforderung ist, untersucht der WS 4 ferner mit der Pufferspeicherlöschsteuervorrichtung 47 den Zustand der Kopie der Daten der MS-Adresse für den BS 3 parallel zur Kopieuntersuchung für die Daten des WS 4 mit der Arbeitsspeicheradressensteuervorrichtung 44. Die Pufferspeicherlöschsteuervorrichtung 47 ist im voraus mit einer Frontpufferadressenmatrix (FAA) versehen, die den Kopiezustand des BS 3 speichert. In diesem Fall wird die MS- Adresse 421 in die Steuervorrichtung 47 eingegeben, um zu untersuchen, ob die Daten der MS-Adresse im BS 3 kopiert sind. Wenn eine Kopie der Daten vorliegt, fordert die Pufferspeicherlöschsteuervorrichtung 47 über die Leitung 4101 die Löschung der Kopie der auf der Leitung 4102 angezeigten MS-Adresse an, um somit zu verhindern, daß die in die WSD 45 oder in den MS 5 geschriebenen Daten viel jünger werden als die in BS 3 kopierten Daten.
Obwohl in der vorangegangenen Ausführungsform dieser Erfindung die hierarchische Speicheranordnung in drei Rängen ES 3, WS 4 und MS 5 organisiert ist, ist die Erfindung auch auf ein System anwendbar, das einen Speicher eines weiteren Ranges, der im einspeichernden Modus betrieben wird und zwischen dem WS 4 und dem MS 5 angeordnet ist, oder einen Speicher enthält, der im durchspeichernden Modus betrieben wird und zwischen den BS 3 und dem WS 4 angeordnet ist.

Claims

1. System mit erweitertem Speicher, mit:

einen Befehlsprozessor (1, 2);

einem Hauptspeicher (5);

einem Pufferspeicher (3), der für die Datenkommunikation zwischen dem Befehlsprozessor (1, 2) und dem Hauptspeicher (5) angeordnet ist und einen Teil der Inhalte des Hauptspeichers (5) speichert, um den Befehlsprozessor (1, 2) mit darin gespeicherten Daten zu versorgen, wobei der Pufferspeicher (3) eine geringere Speicherkapazität als der Hauptspeicher (5) besitzt, jedoch schneller als der Hauptspeicher (5) auf jeden Ort zugreifen kann; und

einem Arbeitsspeicher (4), der für die Datenkommunikation zwischen dem Pufferspeicher (3) und dem Hauptspeicher (5) angeordnet ist, um den Pufferspeicher (3) mit darin gespeicherten Daten zu versorgen;

wobei dann, wenn Daten in den Pufferspeicher (3) geschrieben werden, die in den Pufferspeicher (3) geschriebenen Daten sofort in den Arbeitsspeicher (4) geschrieben werden; und

wobei die in den Arbeitsspeicher (4) geschriebenen Daten in den Hauptspeicher (5) geschrieben werden, wenn die Daten zu am längsten nicht verwendeten Daten werden;

dadurch gekennzeichnet, daß es enthält:

einen erweiterten Speicher (6), der über einen Datenweg (70) mit dem Arbeitsspeicher (4) verbunden ist, und

wobei Daten, die vom erweiterten Speicher (6) ausgehen, in den Arbeitsspeicher (4) geschrieben werden, so daß die Daten im Arbeitsspeicher (4) vom Befehlsprozessor verwendet werden können.

2. System mit erweitertem Speicher nach Anspruch 1, das ferner enthält:

eine Gültigkeitsmerker-Einrichtung (44), die für den Arbeitsspeicher (4) vorgesehen und so beschaffen ist, daß sie die Ungültigkeit eines Teils der im Arbeitsspeicher (4) gehaltenen Inhalte des Hauptspeichers (5) angibt; und

eine Befehlssteuereinrichtung (41), die auf einen Übertragungsbefehl für den erweiterten Speicher (6), der vom Befehlsprozessor (1, 2) ausgegeben wird, anspricht, um der Merkereinrichtung (44) ein Signal (411) zuzuführen, das die Ungültigkeit der Daten im Arbeitsspeicher anzeigt, die mit den Daten in Beziehung stehen, die in Übereinstimmung mit dem Übertragungsbefehl übertragen werden sollen.

3. System mit erweitertem Speicher nach Anspruch 2, das ferner enthält:

eine Pufferspeicherlöschungs-Steuereinrichtung (47), die mit der Befehlssteuereinrichtung (41) verbunden ist und auf das Ungültigkeitssignal (411) anspricht, um ein Löschungssignal (4101) für die Löschung eines Teils der Daten im Pufferspeicher (3) zu erzeugen; und

ein Pufferadressenfeld (FAA), das im Pufferspeicher (3) vorgesehen ist und für die Steuerung der Gültigkeit einer vom Hauptspeicher (5) gebildeten Kopie derjenigen Daten, die einem Teil der Adressen im Pufferspeicher (3) entsprechen, auf der Grundlage des Ausgangs der Pufferspeicher-Löschungssteuereinrichtung (47) verwendet wird.

4. System mit erweiterten Speicher nach Anspruch 2, bei dem der erweiterte Speicher enthält:

eine Einrichtung (6111-6114), die die Anzahl der Datenwörter, die über den Übertragungsweg zum Arbeitsspeicher und vom Arbeitsspeicher übertragen werden, die Startadresse des erweiterten Speichers, die Startadresse des Hauptspeichers sowie den Übertragungsbefehl hält; und

eine Einrichtung (6115-6117), die die Startadressen und die Anzahl der Wörter bei einer Übertragung zum erweiterten Speicher/vom erweiterten Speicher aktualisiert.