JPH01213692A - 自動極性切換器 - Google Patents
自動極性切換器Info
- Publication number
- JPH01213692A JPH01213692A JP3748688A JP3748688A JPH01213692A JP H01213692 A JPH01213692 A JP H01213692A JP 3748688 A JP3748688 A JP 3748688A JP 3748688 A JP3748688 A JP 3748688A JP H01213692 A JPH01213692 A JP H01213692A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- circuit
- synchronization signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、デイスプレィモニタ(以下、単にモニタと
いう。)における同期信号の極性を自動的に切り換える
自動極性切換器に関するものである。
いう。)における同期信号の極性を自動的に切り換える
自動極性切換器に関するものである。
第4図は従来の自動極性切換器を示すブロック図であり
、図において、1は排他的論理和回路を示し、第1の入
力は入力端子T、から同期信号Iが供給され、第2の入
力は電源電圧V ccが供給される電圧端子Tcに抵抗
2を介して接続されている。
、図において、1は排他的論理和回路を示し、第1の入
力は入力端子T、から同期信号Iが供給され、第2の入
力は電源電圧V ccが供給される電圧端子Tcに抵抗
2を介して接続されている。
3は抵抗2に接続された極性切換えスイッチ、Toは同
期信号0を出力する出力端子を示す。
期信号0を出力する出力端子を示す。
次に、動作について説明するが、モニタ側が正極性を必
要とする場合について説明する。
要とする場合について説明する。
入力端子T、へ供給される同期信号lが第5図(a)に
示すような正極性の場合は、極性切換えスイッチ3を閉
成することにより、排他的論理和回路1の第2の入力信
号aは第5図(ロ)に示すようにローレベルとなるので
、出力端子T0に第5図(C)に示す正極性の同期信号
0を得ることができる。
示すような正極性の場合は、極性切換えスイッチ3を閉
成することにより、排他的論理和回路1の第2の入力信
号aは第5図(ロ)に示すようにローレベルとなるので
、出力端子T0に第5図(C)に示す正極性の同期信号
0を得ることができる。
しかし、入力端子T、へ供給される同期信号Iが第6図
(a)に示すような負極性の場合は、極性切換えスイッ
チ3を開放することにより、排他的論理和回路1の第2
の入力信号aは第6図(ロ)に示すようにハイレベルと
なるので、出力端子T0から第6図(C)に示す正極性
の同期信号Oを得ることができる。
(a)に示すような負極性の場合は、極性切換えスイッ
チ3を開放することにより、排他的論理和回路1の第2
の入力信号aは第6図(ロ)に示すようにハイレベルと
なるので、出力端子T0から第6図(C)に示す正極性
の同期信号Oを得ることができる。
なお、モニタの同期信号は、極性が正極性または負極性
に定められている。
に定められている。
従来の自動極性切換器は以上のように構成されているの
で、供給される同期信号Iの極性をモニタ側が必要とす
る極性とするためにはその都度極性切換えスイッチ3を
操作するか、回路を変更しなければならないという問題
点があった。
で、供給される同期信号Iの極性をモニタ側が必要とす
る極性とするためにはその都度極性切換えスイッチ3を
操作するか、回路を変更しなければならないという問題
点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、供給される同期信号の極性に関係なく負極
性の同期信号を出力することのできる自動極性切換器を
得ることを目的とする。
れたもので、供給される同期信号の極性に関係なく負極
性の同期信号を出力することのできる自動極性切換器を
得ることを目的とする。
この発明に係る自動極性切換器は、同期信号を積分した
積分回路の出力を所定の闇値と比較して2値化信号を出
力する比較回路と、同期信号および2値化信号を入力と
する排他的論理和回路とで構成したものである。
積分回路の出力を所定の闇値と比較して2値化信号を出
力する比較回路と、同期信号および2値化信号を入力と
する排他的論理和回路とで構成したものである。
〔作用〕
この発明における自動極性切換器は、積分回路が出力す
る平均値を所定の闇値と比較した2値化信号と、同期信
号とが自動極性切換器に供給されるため、同期信号が正
極性の場合は2値化信号はローレベルとなり、負極性の
同期信号を出力し、同期信号が負極性の場合は2値化信
号はハイレベルとなり、負極性の同期信号を出力する。
る平均値を所定の闇値と比較した2値化信号と、同期信
号とが自動極性切換器に供給されるため、同期信号が正
極性の場合は2値化信号はローレベルとなり、負極性の
同期信号を出力し、同期信号が負極性の場合は2値化信
号はハイレベルとなり、負極性の同期信号を出力する。
以下、この発明の一実施例を図について説明する。
第1図において、第4図と同一部分には同一符号が付し
てあり、11は供給される同期信号Iを反転させた信号
■、を出力するインバータ回路、12は信号■1を平均
化した信号■1を出力する積分回路を示し、抵抗Rと、
コンデンサCとで構成されている。
てあり、11は供給される同期信号Iを反転させた信号
■、を出力するインバータ回路、12は信号■1を平均
化した信号■1を出力する積分回路を示し、抵抗Rと、
コンデンサCとで構成されている。
13は積分回路12の出力を2値化した2値化信号■。
を出力する比較回路としてのインバータ、14は排他的
論理和回路を示し、第1の入力としてインバータ回路1
1から信号■、が供給され、第2の入力としてインバー
タ回路13から2値化信号■9が供給される。
論理和回路を示し、第1の入力としてインバータ回路1
1から信号■、が供給され、第2の入力としてインバー
タ回路13から2値化信号■9が供給される。
次に、動作について説明する。
第2図(a)、第3図(a)に示すように正負異なった
極性の同期信号■をインバータ回路11で、第2図伽)
、第3図(ロ)に示すように、反転させて信号■1とす
るので、積分回路12は信号■、のタイミングで充分放
電を行って第2図(C)、第3図(C)に示す信号■5
を出力する。そして、インバータ回路13は、第2図(
C)に示す信号■、を第2図(d)に示すローレベルの
信号■c (2値化信号)に変換し、第3図(C)に示
す信号vbを第3図(d)に示すハイレベルの信号■。
極性の同期信号■をインバータ回路11で、第2図伽)
、第3図(ロ)に示すように、反転させて信号■1とす
るので、積分回路12は信号■、のタイミングで充分放
電を行って第2図(C)、第3図(C)に示す信号■5
を出力する。そして、インバータ回路13は、第2図(
C)に示す信号■、を第2図(d)に示すローレベルの
信号■c (2値化信号)に変換し、第3図(C)に示
す信号vbを第3図(d)に示すハイレベルの信号■。
に変換する。
上記のように2値化された信号■c (第2図(d)。
第3図(ロ))と、第2図(a)、第3図(a)に示す
信号■、とを入力とする排他的論理和回路14は、同期
信号Iの極性の関係なく第2図(e)、第3図(e)に
示す負極性の同期信号0を出力する。
信号■、とを入力とする排他的論理和回路14は、同期
信号Iの極性の関係なく第2図(e)、第3図(e)に
示す負極性の同期信号0を出力する。
上記実施例において、インバータ回路11、積分回路1
2およびインバータ回路13はCMOS・ICで構成す
ることができ、CMOS−ICで構成した場合は小形化
、高耐圧化を図ることができる。
2およびインバータ回路13はCMOS・ICで構成す
ることができ、CMOS−ICで構成した場合は小形化
、高耐圧化を図ることができる。
なお、上記実施例では、インバータ回路11を設けた例
で説明したが、インバータ回路11は設けなくてもよい
。
で説明したが、インバータ回路11は設けなくてもよい
。
以上のように、この発明によれば、同期信号を積分した
積分回路の出力を所定の闇値と比較して2値化信号を出
力する比較回路と、同期信号および2値化信号を入力と
する排他的論理和回路とで構成したので、供給される同
期信号の極性に関係な(負極性の同期信号を出力するこ
とができる。
積分回路の出力を所定の闇値と比較して2値化信号を出
力する比較回路と、同期信号および2値化信号を入力と
する排他的論理和回路とで構成したので、供給される同
期信号の極性に関係な(負極性の同期信号を出力するこ
とができる。
したがって、供給される同期信号の極性に応じてその都
度極性を調整したり、回路を変更する必要がなくなると
いう効果がある。
度極性を調整したり、回路を変更する必要がなくなると
いう効果がある。
第1図はこの発明の一実施例による自動極性切換器を示
すブロック図、第2図(a)〜(e)および第3図(a
)〜(e)は供給される極性の同期信号に応じた第1図
の各部の信号を示す波形図、第4図は従来の自動極性切
換器を示すブロック図、第5図(a)〜(C)及び第6
図(a)〜(C)は供給される極性の同期信号に応じて
極性切換えスイッチを操作した第4図の各部の信号を示
す波形図である。 す。 なお、図中、同一符号は同一、または相当部分を示す。
すブロック図、第2図(a)〜(e)および第3図(a
)〜(e)は供給される極性の同期信号に応じた第1図
の各部の信号を示す波形図、第4図は従来の自動極性切
換器を示すブロック図、第5図(a)〜(C)及び第6
図(a)〜(C)は供給される極性の同期信号に応じて
極性切換えスイッチを操作した第4図の各部の信号を示
す波形図である。 す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 同期信号の平均値を得るための積分回路と、前記平均
値を所定の閾値と比較して2値化信号を出力する比較回
路と、前記同期信号および前記2値化信号を入力とする
排他的論理和回路とを備えた自動極性切換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3748688A JPH01213692A (ja) | 1988-02-22 | 1988-02-22 | 自動極性切換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3748688A JPH01213692A (ja) | 1988-02-22 | 1988-02-22 | 自動極性切換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01213692A true JPH01213692A (ja) | 1989-08-28 |
Family
ID=12498850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3748688A Pending JPH01213692A (ja) | 1988-02-22 | 1988-02-22 | 自動極性切換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01213692A (ja) |
-
1988
- 1988-02-22 JP JP3748688A patent/JPH01213692A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840004333A (ko) | 아날로그 디지탈 변환장치 | |
US4808998A (en) | Distortion reduction circuit for a D/A converter | |
JPH01213692A (ja) | 自動極性切換器 | |
JPH05299987A (ja) | 自動識別レベル制御装置 | |
KR0124420Y1 (ko) | 제로 크로스 검출 회로 | |
JPS62144220A (ja) | 静電容量式キ−ボ−ドスイツチ | |
JPS62299135A (ja) | 回線切替方式 | |
JP2585554B2 (ja) | 電源装置 | |
KR920005240Y1 (ko) | 동기신호 스위칭회로 | |
JP2932813B2 (ja) | 出力ラッチ回路 | |
SU1284000A2 (ru) | Синхроселектор | |
KR920000033Y1 (ko) | 모니터의 아날로그/티티엘 멀티신호 코우딩회로 | |
KR200229406Y1 (ko) | 동기신호 변환회로 | |
KR100262097B1 (ko) | 펄스폭 검출에 의한 경부하검출 방법 및 이를수행하기 위한 경부하검출기 | |
KR0131580Y1 (ko) | 동기신호 자동절환회로 | |
JPS62203424A (ja) | A/dコンバ−タ | |
JP3503524B2 (ja) | 二値化回路 | |
SU621082A1 (ru) | Амплитудно-импульсный демодул тор | |
SU1603367A1 (ru) | Элемент сортировочной сети | |
KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
KR970024896A (ko) | 비디오 신호의 수직동기신호 생성장치 | |
KR900000707Y1 (ko) | 동기신호 스위칭회로 | |
SU571896A1 (ru) | Аналого-цифровой преобразователь | |
JPS6372217A (ja) | 制御信号発生回路 | |
JPS6435493A (en) | Signal processing circuit |