JPH01212017A - 可変遅延装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオディスクからの再生ビデオ信号の時間
軸補正等に用いられる可変遅延装置１に関する。

〔発明の概要〕

本発明は可変遅延装置に関し、電圧制御型の可変遅延線
を有し、この遅延線の出力信号のデユーティ比が５０％
となるように入力信号の帰還制御を行うことによシ、２
次歪のない良好な遅延を行えるようにするものである。

〔従来の技術〕

いわゆるＣＭＯＳインバータ回路を多数段（例えば３万
段：偶数段）縦続に接続して可変遅延線を形成すること
が行われている。

このような遅延線において各インバータ回路に印加され
る電源電圧を制御することくよって、上述の例で±２０
μ素程度０遅延量の可変を行うことができ−１これによ
って例えばビデオディスクからの再生ビデオ信号のＵ段
での時間軸補正に用−ることかできる。

〔発明が解決しようとする課題〕

ところが上述の装置において、上述のＣＭＯ８インバー
タ回路は一般に２次歪特性が極めて悪く、またばらつき
も大きいために、ビデオ信号に用いた場合には特に色飽
和度の高い場合にカラービート成分が現れ、画質を極め
て劣化させてしまう。

またこの２次歪がインバータ回路の電源電圧の変化によ
って変動する念め、上述の時間軸補正を行うと画面の位
置（垂直方向）によってビート成分の発生が偏在し、極
めて劣愚な画質になってしまうおそれがあった。

この出願はこのような点に鑑みてなされたものである。

〔課題を解決する九めの手段〕

本発明は、正弦波信号Ｖ、が入力されて印加電圧ｖ６の
制御によって遅延量の変化さｎる遅延線（５）を有し、
この遅延線の出力ｖ０を積分（抵抗器（１１）コンデン
サ（１２）　）　Ｌ、この積分値Ｖ、と上記制御された
印加電圧のｉの電圧ｖ２との差を増幅（アンプ（１５）
）　Ｌ、この増幅された電圧ｖ３にて上記入力される正
弦波信号のバイアス電圧を変化させるようＫした可変遅
延装置である。

〔作用〕

これによれば、出力信号の積分値と制御電圧の１とが等
しくなるように入力信号が帰還制御されることくよって
、出力信号のデユーティ比が５０％とされ、これＫよっ
て２次歪の発生が解消され、簡単な構成で艮好な可変遅
延を行うことができる。

〔実施例〕

第１図において、（１）は入力端子であって、例えばビ
デオディスクから再生され、いわゆる再生イコライザ、
音声ドラッグされた後のＦＭビデオ信号（ＲＦ傷信号が
供給される。Ｃの端子（１）からのビデオ信号がリミッ
タ（２）及びバンド−やスフィルタ（３）Ｋ供給されて
波形が正弦波とされ、この正弦波信号ｖ１がコンデンサ
（４）を通じて０ＭＯ８インバータ（５１）（５２）　
・・・（５ｎ）　（ｎは例えば３万）が縦続く接続され
た遅延線（５）Ｋ供給される。

さらにこの遅延ｍ　（５）の出力信号ＶがＦＭ復調器（
６）を通じて水平同期分離回路（７）ｋ供給され、分離
された水平同期信号が位相比較器（８）Ｋ供給されて端
子（９）からの基準の水平同期信号と位相比較される・
この比較出力が駆動回路（１０）　Ｋ供給され、形成さ
れた制御電圧Ｖが遅延線（５）を形成する各ＣＭＯ８イ
ンバータ回路（５１）〜（５ｎ）の電源として印加され
る。

これによって再生信号中の水平同期信号と基準の水平同
期信号との位相が一致するように時間軸補正が行われる
。

そしてさらに遅延線（５）の出力信号ｖ０が積分器を形
成する抵抗器（１１）及びコンデンサ（１２）を介して
アンｆ　（１３）の非反転入力に供給され、この７ノ！
（１３）の出力が反転入力に帰還されると共に、この出
力Ｖ、が抵抗器（１４）を通じてアンプ（１５）の反転
入力に供給される。また駆動回路（１０）からのの電圧
ｖ２がコンデンサ（１８）を介してアンｒ　（１５）の
非反転入力に供給される。このアンプ（１５）の出力が
抵抗器（１９）及びコンデンサ（２０）の並列回路を通
じて反転入力に帰還されると共に、この出力■３が抵抗
器（２１）を通じて遅延ｍ　（５）の入力に供給される
。

従ってこの装置において、アンｆ（１３）からは遅延線
（５）の出力ｖ０が積分された平均値が取出され、この
平均の電圧Ｖ、と抵抗器（１６Ｘ１７）からの寸の電圧
ｖ２との差電圧（ｖ、　−ｖ、　）が７　ｙ　ｆ　（１
５）　”ｔ”但し抵抗器（１９）の抵抗値 〉抵抗器（１４）の抵抗値 倍されて電圧ｖ３が形成される。

そしてこの電圧Ｖ、にて遅延線（５）の入力Ｖ、がバイ
アスされることによシ、第２図人に示すように出力ｖ０
の上側ノ譬ルスが広くなったときに電圧Ｖ、が上昇し、
Ｖ、が低下されて入力バイアスが下げられ、出力ｖ０の
上側／譬ルスが細くなるように制御が行われる。ｔ＋同
図ＢＩＣ示すように出力ｖ０の下側ノ臂ルスが広くなっ
たときは電圧Ｖ、が低下し、ｖ３が上昇されて入力バイ
アスが上げられ、出力ｖｏの下側ノ４ルスが細く々るよ
うに制御が行われる。

すなわちこの装置において、出力Ｖのデエーテイ比が５
０％になるよう〈制御が行われ、ＣＭＯＳインバータ回
路の出力は高電位がｖｏ、低電位が接地電位であること
から、デユーティ比が５０％であれば２次歪の発生する
ことがない。

こうして上述の装置によれば、出力信号の積分値と制御
電圧の１とが等しくなるように入力信号が帰還制御され
ることＫよって出力信号のデユーティ比が５０％とされ
これによって２次歪の発生が解消され簡単な構成で良好
な可変遅延を行うことができる。

なお上述の装置によれば、インバータ回路等のばらつき
に対しても無調整で改善することができる。

さらに補正が制御電圧Ｖ、に追従して常に行われるので
、特に時間軸補正等の補正量が刻々に変化されるような
場合にも良好に動作させることができる。

〔発明の効果〕

この発明によれば、出力信号の積分値と制御電圧の７と
が等しくなるように入力信号が帰還制御されることによ
って出力信号のデユーティ比が５０％とされこれによっ
て２次歪の発生が解消され簡単な構成で良好な可変遅延
を行うことができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図はその説明のた
めの図である。 （１）は入力端子、（２）はリミッタ、（３）はバンド
／４スフイルタ、（４）　（１２）　（１８）　（２０
）はコンデンサ、（５）は遅延線、（６）は復調器、（
７］は同期分離回路、（８）電位相比較器、（９）は端
子、（１０）は駆動回路、（１１）（１４）　（１６）
　（１７）　（１９）　（２１）は抵抗器、（１３）（
１５）はアンプである。

Claims (1)

1. 【特許請求の範囲】 正弦波信号が入力されて印加電圧の制御によつて遅延量
   の変化される遅延線を有し、 この遅延線の出力を積分し、 この積分値と上記制御された印加電圧の１／２の電圧と
   の差を増幅し、 この増幅された電圧にて上記入力される正弦波信号のバ
   イアス電圧を変化させるようにした可変遅延装置。