JPH06121250A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH06121250A JPH06121250A JP4265988A JP26598892A JPH06121250A JP H06121250 A JPH06121250 A JP H06121250A JP 4265988 A JP4265988 A JP 4265988A JP 26598892 A JP26598892 A JP 26598892A JP H06121250 A JPH06121250 A JP H06121250A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- signal
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 ＶＴＲの輝度信号の利得制御回路において、
重畳するパルスのバラツキに出力振幅が依存しないよう
にする。 【構成】 利得可変増幅回路２において同期信号でクラ
ンプした信号と、パルス重畳回路４においてリファレン
ス電圧にパルス出力を重畳した信号を差動増幅回路５に
入力し、差動増幅回路５の出力信号をピーク検波回路６
で検波し、このピーク検波した信号を制御電圧として利
得可変増幅回路２へ帰還する。
重畳するパルスのバラツキに出力振幅が依存しないよう
にする。 【構成】 利得可変増幅回路２において同期信号でクラ
ンプした信号と、パルス重畳回路４においてリファレン
ス電圧にパルス出力を重畳した信号を差動増幅回路５に
入力し、差動増幅回路５の出力信号をピーク検波回路６
で検波し、このピーク検波した信号を制御電圧として利
得可変増幅回路２へ帰還する。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＴＲ装置等に適用さ
れる輝度信号処理の利得制御回路に関するものである。
れる輝度信号処理の利得制御回路に関するものである。
【０００２】
【従来の技術】図４に従来より適用されているＶＴＲ装
置等の輝度信号利得制御回路の構成を示す。図４におい
て利得可変増幅回路２の出力輝度信号を同期信号でクラ
ンプし、前記出力輝度信号にパルス重畳回路４でパルス
を重畳した信号とリファレンス電圧を差動増幅回路５に
入力し、その出力信号をピーク検波回路６でピーク検波
し、ピーク検波した出力電圧を利得可変増幅回路２の制
御電圧として帰還し、図４において同期信号振幅ａとパ
ルス振幅ｂの和が一定となるように出力信号振幅（ａ＋
ｃ）を得ていた。
置等の輝度信号利得制御回路の構成を示す。図４におい
て利得可変増幅回路２の出力輝度信号を同期信号でクラ
ンプし、前記出力輝度信号にパルス重畳回路４でパルス
を重畳した信号とリファレンス電圧を差動増幅回路５に
入力し、その出力信号をピーク検波回路６でピーク検波
し、ピーク検波した出力電圧を利得可変増幅回路２の制
御電圧として帰還し、図４において同期信号振幅ａとパ
ルス振幅ｂの和が一定となるように出力信号振幅（ａ＋
ｃ）を得ていた。
【０００３】図５は、図４におけるパルス重畳回路４の
出力波形を示している。白１００％のテレビ信号の１水
平期間にパルス重畳回路により、同期信号とペデスタル
上に一定の振幅ｂのパルスが重畳されている。ａは同期
信号振幅、ｃは白１００％時のペデスタルと白１００％
ピーク間の振幅である。
出力波形を示している。白１００％のテレビ信号の１水
平期間にパルス重畳回路により、同期信号とペデスタル
上に一定の振幅ｂのパルスが重畳されている。ａは同期
信号振幅、ｃは白１００％時のペデスタルと白１００％
ピーク間の振幅である。
【０００４】従来例の一実施例を図６に示す。
【０００５】
【発明が解決しようとする課題】このような従来の回路
では、同期信号振幅ａとパルス振幅ｂのピーク電位が一
定となるように出力信号を得ている。図５のような輝度
信号を想定した場合、利得可変増幅回路２の出力振幅Ｖ
は、
では、同期信号振幅ａとパルス振幅ｂのピーク電位が一
定となるように出力信号を得ている。図５のような輝度
信号を想定した場合、利得可変増幅回路２の出力振幅Ｖ
は、
【０００６】
【数１】
【０００７】式（１）を満たすようにａが決定される。
この場合、ａ：ｃ＝２：５（ＴＶ信号方式で異なる）と
仮定すれば、出力振幅Ｖは、Ｖ＝ａ＋ｃであるから、
この場合、ａ：ｃ＝２：５（ＴＶ信号方式で異なる）と
仮定すれば、出力振幅Ｖは、Ｖ＝ａ＋ｃであるから、
【０００８】
【数２】
【０００９】と決定される。今、パルス重畳回路４のパ
ルス振幅ｂが温度特性や、プロセスバラツキ等により±
ｘ％変動すると仮定すると、出力振幅の変動は、
ルス振幅ｂが温度特性や、プロセスバラツキ等により±
ｘ％変動すると仮定すると、出力振幅の変動は、
【００１０】
【数３】
【００１１】となり、パルス振幅の変動ｘ％が７／２倍
され、利得可変増幅回路の出力振幅の変動となってい
た。
され、利得可変増幅回路の出力振幅の変動となってい
た。
【００１２】本発明は、かかる点に鑑みてなされたもの
で、簡易な回路構成で出力レベルの変動を低減する利得
制御回路を提供することを目的としている。
で、簡易な回路構成で出力レベルの変動を低減する利得
制御回路を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明は、上記問題点を
解決するため、利得可変増幅回路を同期信号でクランプ
した信号と、リファレンス電圧にパルス発生回路出力を
重畳した信号を差動増幅回路に入力し、差動増幅回路出
力信号をピーク検波し、前記ピーク検波した信号を利得
可変増幅回路の制御電圧として利得可変増幅回路へ帰還
する構成を有している。
解決するため、利得可変増幅回路を同期信号でクランプ
した信号と、リファレンス電圧にパルス発生回路出力を
重畳した信号を差動増幅回路に入力し、差動増幅回路出
力信号をピーク検波し、前記ピーク検波した信号を利得
可変増幅回路の制御電圧として利得可変増幅回路へ帰還
する構成を有している。
【００１４】
【作用】本発明によると、図３のように差動増幅回路に
入力するリファレンス電圧側に、出力信号がピーク検波
部の変動がない、基準電圧部となるように逆相のパルス
を重畳するため、出力信号のパルス重畳部の電位は基本
的にパルス振幅の変動を受けない。よって、半導体プロ
セスの変動や相対バラツキによるパルス振幅の変動を受
けない安定した利得制御回路出力振幅を得ることができ
る。
入力するリファレンス電圧側に、出力信号がピーク検波
部の変動がない、基準電圧部となるように逆相のパルス
を重畳するため、出力信号のパルス重畳部の電位は基本
的にパルス振幅の変動を受けない。よって、半導体プロ
セスの変動や相対バラツキによるパルス振幅の変動を受
けない安定した利得制御回路出力振幅を得ることができ
る。
【００１５】
【実施例】図１は、本発明の利得制御回路の一実施例を
示すブロック図である。図１において、複合映像信号源
１を利得可変増幅回路２に入力接続し、その出力端子２
２をクランプ回路３に入力接続する。その出力端子３２
とパルス重畳回路４の出力端子４１を差動増幅器５に入
力接続する。この差動増幅器の出力端子を積分回路６１
に入力接続し、６の出力端子を前記利得可変増幅回路２
に帰還接続する。
示すブロック図である。図１において、複合映像信号源
１を利得可変増幅回路２に入力接続し、その出力端子２
２をクランプ回路３に入力接続する。その出力端子３２
とパルス重畳回路４の出力端子４１を差動増幅器５に入
力接続する。この差動増幅器の出力端子を積分回路６１
に入力接続し、６の出力端子を前記利得可変増幅回路２
に帰還接続する。
【００１６】図２は、図１のブロック図中のパルス重畳
回路４と差動増幅器５の回路実施例である。４１には、
輝度信号処理の同期信号分離回路より、上に凸のパルス
が入力される。このパルスを４０１〜４１２で構成され
るパルス重畳回路により、電圧電流変換を行ない、差動
増幅器５２に接続される。５２は、基準電圧Ｖref５０
６より抵抗を介して接続されている。このため端子４０
の上に凸となる部分以外で抵抗５０８より定電流Ｉ1を
引くようにパルス重畳回路が動作する。一方、端子５１
には、クランプ回路で同期信号の部分が基準電圧Ｖref
にクランプされた映像輝度信号が入力接続され抵抗５０
９を介して差動アンプの＋側入力のトランジスタ５０１
に接続される。抵抗５０９は、抵抗５０８と同じ抵抗値
を持ち、次段トランジスタのベース電流による電圧降下
を等しくするために挿入されている。
回路４と差動増幅器５の回路実施例である。４１には、
輝度信号処理の同期信号分離回路より、上に凸のパルス
が入力される。このパルスを４０１〜４１２で構成され
るパルス重畳回路により、電圧電流変換を行ない、差動
増幅器５２に接続される。５２は、基準電圧Ｖref５０
６より抵抗を介して接続されている。このため端子４０
の上に凸となる部分以外で抵抗５０８より定電流Ｉ1を
引くようにパルス重畳回路が動作する。一方、端子５１
には、クランプ回路で同期信号の部分が基準電圧Ｖref
にクランプされた映像輝度信号が入力接続され抵抗５０
９を介して差動アンプの＋側入力のトランジスタ５０１
に接続される。抵抗５０９は、抵抗５０８と同じ抵抗値
を持ち、次段トランジスタのベース電流による電圧降下
を等しくするために挿入されている。
【００１７】これらの２つの入力信号を差動増幅した結
果、出力端子５３に映像輝度信号にパルスが重畳された
波形を得る。通常、この出力端子５３の波形のピーク値
は、重畳されたパルスの頂点Ｖp1がピーク値となるよう
設計され、前述したように、図１における出力６３の同
期信号振幅を一定とするように利得制御される。頂点Ｖ
p1は、端子５１の入力映像輝度信号のＶref部と端子５
４のＶref部の電位差を増幅した出力電位に相当するた
め、プロセスバラツキによる変動の要素がなく、安定し
た電位Ｖp1が得られ、結果的に安定した利得制御出力信
号を得ることができる。
果、出力端子５３に映像輝度信号にパルスが重畳された
波形を得る。通常、この出力端子５３の波形のピーク値
は、重畳されたパルスの頂点Ｖp1がピーク値となるよう
設計され、前述したように、図１における出力６３の同
期信号振幅を一定とするように利得制御される。頂点Ｖ
p1は、端子５１の入力映像輝度信号のＶref部と端子５
４のＶref部の電位差を増幅した出力電位に相当するた
め、プロセスバラツキによる変動の要素がなく、安定し
た電位Ｖp1が得られ、結果的に安定した利得制御出力信
号を得ることができる。
【００１８】
【発明の効果】本発明は、パルス重畳後のピーク電位を
基準電位を基に発生することにより、利得制御出力振幅
のプロセスバラツキの減少や、優れた温度特性を得るこ
とができるものである。
基準電位を基に発生することにより、利得制御出力振幅
のプロセスバラツキの減少や、優れた温度特性を得るこ
とができるものである。
【図面の簡単な説明】
【図１】本発明の一実施例の利得制御回路のブロック図
【図２】本発明の一実施例の回路図
【図３】本発明の一実施例における差動増幅回路入力波
形図
形図
【図４】従来例のブロック図
【図５】従来例におけるパルス重畳回路の出力波形図
【図６】従来例の回路図
１ 映像信号源 ２ 利得可変増幅回路 ３ クランプ回路 ４ パルス重畳回路 ５ 差動増幅回路 ６ ピーク検波回路 ａ 同期信号振幅 ｂ パルス振幅 ｃ ペデスタルから輝度信号ピークまでの振幅 Ｖref 基準電位
Claims (1)
- 【請求項１】クランプ回路と、このクランプ回路によっ
てクランプされた信号を入力する差動増幅回路と、その
差動増幅回路の出力に重畳するパルス波を発生するパル
ス発生器と、前記信号を入力するピーク検波回路と、ピ
ーク検波された信号を入力する利得可変増幅回路とを備
えた利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265988A JPH06121250A (ja) | 1992-10-05 | 1992-10-05 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265988A JPH06121250A (ja) | 1992-10-05 | 1992-10-05 | 利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06121250A true JPH06121250A (ja) | 1994-04-28 |
Family
ID=17424812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265988A Pending JPH06121250A (ja) | 1992-10-05 | 1992-10-05 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06121250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012236A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 자동 이득 제어 기능을 갖는 알.지.비. 비디오 증폭장치 |
-
1992
- 1992-10-05 JP JP4265988A patent/JPH06121250A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012236A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 자동 이득 제어 기능을 갖는 알.지.비. 비디오 증폭장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0479481A (ja) | 映像信号平均輝度レベル検出装置 | |
| JPS6350911B2 (ja) | ||
| JPS5990473A (ja) | ビデオ信号処理装置における自動バイアス制御装置 | |
| JPH06121250A (ja) | 利得制御回路 | |
| US5341173A (en) | Automatic gain control circuit | |
| US6078151A (en) | Simple dynamic focus circuit having saw wave generating circuits | |
| JPH07105900B2 (ja) | 増幅回路 | |
| JPS628990B2 (ja) | ||
| EP0298488A1 (en) | Video signal processing circuit for VTR signal | |
| US5546136A (en) | Information processing unit for modifying gain in a frequency band of a video signal | |
| US4931857A (en) | Voltage controlled comb filter | |
| JPH0339980Y2 (ja) | ||
| JPS6314531Y2 (ja) | ||
| JPS6261188B2 (ja) | ||
| JPS59110297A (ja) | 色相制御方式 | |
| JP2517862Y2 (ja) | クランプ回路 | |
| JPH07212618A (ja) | 映像信号増幅回路 | |
| JPS595789A (ja) | 映像信号に含まれるデ−タ信号分離回路 | |
| JP3329484B2 (ja) | Ａｐｌ検出回路 | |
| KR800001740Y1 (ko) | 자동이득 제어장치(自動利得制御裝置) | |
| JPS63194480A (ja) | Ａｇｃ回路 | |
| JPH0678243A (ja) | コントラストコントロール回路 | |
| JPH0691367B2 (ja) | 電圧制御形発振器 | |
| JPH0269079A (ja) | 映像信号入力回路 | |
| JPS61184056A (ja) | 映像信号処理回路 |