JPH01209784A - 導体ペーストの製造方法 - Google Patents

導体ペーストの製造方法

Info

Publication number
JPH01209784A
JPH01209784A JP3586888A JP3586888A JPH01209784A JP H01209784 A JPH01209784 A JP H01209784A JP 3586888 A JP3586888 A JP 3586888A JP 3586888 A JP3586888 A JP 3586888A JP H01209784 A JPH01209784 A JP H01209784A
Authority
JP
Japan
Prior art keywords
paste
circuit pattern
conductive paste
kneading
manufacture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3586888A
Other languages
English (en)
Inventor
Kenichiro Abe
健一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3586888A priority Critical patent/JPH01209784A/ja
Publication of JPH01209784A publication Critical patent/JPH01209784A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明はプリント基板等に回路パターンを形成する際に
使用される導体ペーストの製造方法に関し、 特にボア(空洞)の少ない回路パターンが得られる4体
ペーストの提供を目的とし、 温体ペーストの混練時に、その中にリン化合物を50〜
500ppm添加することを特徴とする。
〔産業上の利用分野〕
本発明は、プリント基板等に回路パターンを形成する際
に使用される導体ペーストの製造方法に関する。
(従来の技術〕 第4図は導体ペーストによる回路パターンの形成例を示
す要部側断面図、第5図は従来の導体ペーストの製造工
程を示すフローチャート、第6図は従来の導体ペースト
を用いた回路パターンの断面形状を示す要部側断面図で
ある。
第4図に示すように回路パターン10は、第5図に示す
工程を経て製造された導体ペースト25を基板20上に
印刷し、これを所定の温度で焼成することによって形成
される。
また、導体ペースト25は第5図に示すように、■適量
の銅粉末1と、バインダ3と、溶剤5とを配合し、■こ
れを図示されない混練機内において混練する。といった
周知の手段によって得られる。
〔発明が解決しようとする課題〕
しかしながら、上記の方法で製造された導体ペースト2
5を用いて形成された回路パターンIOBには、その組
織内に第6図に示すようなボア5oが多□く含まれてい
る。このボア50は銅粉末lとの化合物である2CuO
から遊離した酸素ガスo2と、導体ペースト25内に残
留する炭素Cとが結合して生じた炭酸ガスCO1が組織
内に残存することによるもので、この現象が発生するの
は、炭酸ガスco!が生成される以前に導体ペースト2
5が固化し、そのために該COオが外部へ逃げられなく
なるためと考えられる。
なお前記回路パターンIOB内におけるボア5oの量が
増加すると、回路パターンIOBの電気抵抗が増し、こ
のような基板20を積層して多層プリント板等を製作し
た場合は、例えば基板が異常に発熱する、といった障害
が発生する。
本発明はこのC08の放出を活性化させることによって
ボア50を減少させることに着目した発明である。
〔課題を解決するための手段〕 本発明は第1図の一実施例図に示すように、銅粉末1と
バインダ3と溶剤5とを混練する際に、その中へ50〜
500ppmのリン化合物7を添加するようにしたもの
である。
〔作 用〕
このように、混線時、その中に50〜500 ppmの
リン化合物7を添加してやることにより、該燐化合物7
が触媒として作用し、銅明末1との化合物である2Cu
Oを低温度でCu+0.に分解する。このため、該0□
と導体ペースト15中に残留している炭素Cとが導体ペ
ース)15が固化するまでに結合してCO!となって導
体ペースト15外に放出される。
この放出率が従来に比して著しく良好である理由は、上
記のように導体ペースト1゛5が固化するまでにCO!
が放出されるためであり、この効果は前記燐化合物7の
触媒作用によるものである。
〔実 施 例〕
以下本発明を実施例図に基づいて詳細に説明する。
第1図は本発明の一実施例を示すフローチャート図、第
2図は本発明の導体ペーストを用いて形成された回路パ
ターンの要部側断面図であるが、前記第4図〜第6図と
同一部分には同一符号を付している。
第1図に示すように、本発明による導体ペーストの製造
方法は、銅粉末lとバインダ3と溶剤5との混練を行う
際に、その中に50〜500ppmのリン化合物7を添
加するようにしたものである。従って本方式で製造され
た導体ペースト15を用いて形成された回路パターンI
OAは、第2図に示すように焼成後のボア50が小さい
上、その数が非常に少ない、その理由は前述のように、
導体ペースト15が固化するまでに導体ペーストlS内
の残留C08が放出されるためであり、この効果は混練
時に添加した前記燐化合物7の触媒作用によるものであ
ることはいうまでもない。
第3図はリン化合物の含有率と回路パターンの導電率と
の関係を示すグラフであって、これによるとリン化合物
7の添加量が500pp…を超えると回路パターン15
の導電率が急激に低下することが判る。また50ppm
未満の場合は、リン化合物を均等に分散させることが困
難である。したがって、50〜500ppmの範囲内で
状況に応じて適宜調整すれば良い。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、回路パ
ターン内に形成されるボアの大きさとその量を大幅に低
減し得るため、回路パターンの信頼性を著しく°向上し
得るといった優れた工業的効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すフローチャート、 第2図は本発明による導体ペーストを用いた回路パター
ンの断面形状を示す要部側断面図、第3図はリン化合物
の含有率と回路パターンの導電率との関係を示すグラフ
、 第4図は導体ペーストによる回路パターンの形成例を示
す要部側断面図、 第5図は従来の導体ペーストの製造工程を示すフローチ
ャート、 第6図は従来の導体ペーストを用いた回路パターンの断
面形状を示す要部側断面図である。 図中、lは銅粉末、 3はバインダ、 5は溶剤、 10は回路パターン、 10Aは本発明の感体ペーストを用いた回路パターン、 10Bは従来の4体ペーストを用いた回路パターン、 15は本発明方式によって製造された導体ペースト、 25は従来の方式によって製造された導体ペースト、 20は基板、 50はボア、 をそれぞれ示す。 オ必Eす[1=−1−タ(=−1嘔;巳イ列Cン]第1
図 第2図 9>4e、<≧a6イ’t$If vrEJ ’i’+
 /?ワク−/149Vz 内r(x、aり第3図 第4図 袋束^導)#;fX−又し頓渣1社図 第5図 u E東、14を奎へ・−又トtm・・71ン八゛2^屯口
を冬へ〇ブー〉句才六尺jη第6図

Claims (1)

  1. 【特許請求の範囲】 基板上に回路パターン等を形成する際に用いる導体ペー
    ストの製造方法において、 前記導体ペースト(15)の混練時に、その中にリン化
    合物(7)を50〜500ppm添加することを特徴と
    した導体ペーストの製造方法。
JP3586888A 1988-02-17 1988-02-17 導体ペーストの製造方法 Pending JPH01209784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3586888A JPH01209784A (ja) 1988-02-17 1988-02-17 導体ペーストの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3586888A JPH01209784A (ja) 1988-02-17 1988-02-17 導体ペーストの製造方法

Publications (1)

Publication Number Publication Date
JPH01209784A true JPH01209784A (ja) 1989-08-23

Family

ID=12453968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3586888A Pending JPH01209784A (ja) 1988-02-17 1988-02-17 導体ペーストの製造方法

Country Status (1)

Country Link
JP (1) JPH01209784A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981069A (en) * 1996-03-01 1999-11-09 Murata Manufacturing Co., Ltd. Copper powder coated with copper phosphate and copper paste containing the same
JP2006156522A (ja) * 2004-11-26 2006-06-15 Kyocera Corp 配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981069A (en) * 1996-03-01 1999-11-09 Murata Manufacturing Co., Ltd. Copper powder coated with copper phosphate and copper paste containing the same
JP2006156522A (ja) * 2004-11-26 2006-06-15 Kyocera Corp 配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
JPH0567077B2 (ja)
JPS5852900A (ja) セラミツク多層配線板の製造方法
WO2002020211A1 (de) Lötmittel zur verwendung bei diffusionslötprozessen sowie verfahren zur herstellung von lötverbindungen unter verwendung des lötmittels
GB2202676A (en) Method of fabricating thick film layers
US10237976B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US20220007519A1 (en) Method of manufacturing multilayer substrate
JP2002083515A (ja) 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
KR101118361B1 (ko) 도전성 페이스트 및 그 도전성 페이스트를 이용한 세라믹 다층회로기판 제조방법
JPH01209784A (ja) 導体ペーストの製造方法
JPH01138792A (ja) セラミック多層回路基板
JPH01205410A (ja) 積層セラミックコンデンサの製造方法
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPS61289691A (ja) メタライズ組成物
JPH0225094A (ja) セラミック多層配線基板の製造方法
JPH0574167B2 (ja)
JPH01315190A (ja) プリント配線板の製造方法
JPS63155695A (ja) コンデンサ付多層基板の製造方法
JPS5915481B2 (ja) グレ−ズ抵抗器の製造方法
JPS63155696A (ja) Cr内蔵厚膜配線基板の製造方法
JPS63291304A (ja) メタライズ組成物
JPS63233090A (ja) 銅回路低温焼成基板の製造方法
Pinch et al. Organic binder removal using CO 2 plasma
JPH11329067A (ja) 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置
JPH08274435A (ja) セラミック回路基板
JP2002344101A (ja) プリント回路板及びその製造方法