JPH01209747A - 半導体チップのフリップチップボンディング方法 - Google Patents
半導体チップのフリップチップボンディング方法Info
- Publication number
- JPH01209747A JPH01209747A JP63034900A JP3490088A JPH01209747A JP H01209747 A JPH01209747 A JP H01209747A JP 63034900 A JP63034900 A JP 63034900A JP 3490088 A JP3490088 A JP 3490088A JP H01209747 A JPH01209747 A JP H01209747A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- chip
- electrode
- substrate
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000002887 superconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 7
- 150000001875 compounds Chemical class 0.000 abstract description 6
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 206010024229 Leprosy Diseases 0.000 description 2
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体チップの接続方法に関し、詳しくは、超
伝導体を使用したＩＣチップのフリップチップボンディ
ング方法に関する。
伝導体を使用したＩＣチップのフリップチップボンディ
ング方法に関する。
半導体チップは１ ｍｍ” ＜らいの大きさのものから
１ ｃｍ” ＜らいの大きさのものまでがあるが、これ
らチップは１０〜１００個の外部端子をもっており、パ
ッケージに組込むためには、これら端子を何等かの方法
で接続して初めてその機能が発揮される。接続方法とし
てはワイヤボンディング法の他に、フリップチップ方式
、ビームリード方式、テープキャリア方式などのワイヤ
レスボンディング法などが知られている。これらの接続
方法にはそれぞれ一長一短があるが、ＡＱ、あるいはＡ
ｇ−５ｎバンプによるフリップチップボンディング方法
はＡｌＡｇ合金の加工がしやすいことやボンディング条
件が得られやすいことから多く利用されている。
１ ｃｍ” ＜らいの大きさのものまでがあるが、これ
らチップは１０〜１００個の外部端子をもっており、パ
ッケージに組込むためには、これら端子を何等かの方法
で接続して初めてその機能が発揮される。接続方法とし
てはワイヤボンディング法の他に、フリップチップ方式
、ビームリード方式、テープキャリア方式などのワイヤ
レスボンディング法などが知られている。これらの接続
方法にはそれぞれ一長一短があるが、ＡＱ、あるいはＡ
ｇ−５ｎバンプによるフリップチップボンディング方法
はＡｌＡｇ合金の加工がしやすいことやボンディング条
件が得られやすいことから多く利用されている。
ところで、近時、一つのチップ当りの半導体集積度が急
速に増大してきており、それに伴なって電極数も増加す
る傾向にあるため、フリップチップボンディング法（特
にバンプ方式）で基板に形成された接続端子にボンディ
ングするような場合、バンプの接続端子へのボンディン
グにいろいろな工夫がなされている。例えば、第３図に
概略を示した等倍イメージセンサに使用される６４ビツ
ト駆動用ＩＣでは、電極パッド（６□、６□１０３１０
４＋・・・ｏ６４） １の数が多いことから、これを
千鳥状配列とし実装を幾分でも容易にする手段が採られ
ている。
速に増大してきており、それに伴なって電極数も増加す
る傾向にあるため、フリップチップボンディング法（特
にバンプ方式）で基板に形成された接続端子にボンディ
ングするような場合、バンプの接続端子へのボンディン
グにいろいろな工夫がなされている。例えば、第３図に
概略を示した等倍イメージセンサに使用される６４ビツ
ト駆動用ＩＣでは、電極パッド（６□、６□１０３１０
４＋・・・ｏ６４） １の数が多いことから、これを
千鳥状配列とし実装を幾分でも容易にする手段が採られ
ている。
だが、このようなパッド配列が施されるとしても隣接す
るバット間の距離（ａ）は０．２ｍｍ程度でボンディン
グ間隔が狭く、均一な接続状態のフリップチップボンデ
ィングによる実装は困難である。加えて、第４図にみら
れるように、バンプ２と基板３に形成された接続端子（
基板側電極）４とはその接続個所が多いため、第４図を
拡大した第５図に示したように、接続状態にバラツキを
生じさせているのが実情である。
るバット間の距離（ａ）は０．２ｍｍ程度でボンディン
グ間隔が狭く、均一な接続状態のフリップチップボンデ
ィングによる実装は困難である。加えて、第４図にみら
れるように、バンプ２と基板３に形成された接続端子（
基板側電極）４とはその接続個所が多いため、第４図を
拡大した第５図に示したように、接続状態にバラツキを
生じさせているのが実情である。
なお、第４及び５図中、５はＩＣチップを表わしている
。
。
本発明はＩＣのフリップボンディングの際に、接続部分
の低抵抗化をはかって、それにより接続状態のバラツキ
をなくすとともに実装の困難性を解消しようとするもの
である。
の低抵抗化をはかって、それにより接続状態のバラツキ
をなくすとともに実装の困難性を解消しようとするもの
である。
本発明のＩＣチップのフリップボンディング方法は、接
続材料の一部として超伝導体を使用することを特徴とす
るものである。
続材料の一部として超伝導体を使用することを特徴とす
るものである。
ちなみに、本発明者らは電極バンプと基板側電極との接
続部に超伝導体を介在させることによって、接続抵抗の
抵抗化がはかられ接続がバラツキなく良好に行なわれ、
実装も困難を伴なうことなく行われることを確めた。本
発明方法はこれに基づいてなされたものである。
続部に超伝導体を介在させることによって、接続抵抗の
抵抗化がはかられ接続がバラツキなく良好に行なわれ、
実装も困難を伴なうことなく行われることを確めた。本
発明方法はこれに基づいてなされたものである。
以下に、本発明方法を図面（第１図、第２図）に従がい
ながら更に詳細に説明する。第１図及び第２図はフリッ
プチップボンディング部を拡大したものであり、第１図
に示した例は基板側電極４上に超伝導体６が形成され、
そして、この超伝導体６とＩＣチップの電極バンプ２と
が接続されているものである。一方、第２図に示した例
は、バンプ２の表面先端に形成された超伝導体６と基板
側電極４とが接続されているものである。
ながら更に詳細に説明する。第１図及び第２図はフリッ
プチップボンディング部を拡大したものであり、第１図
に示した例は基板側電極４上に超伝導体６が形成され、
そして、この超伝導体６とＩＣチップの電極バンプ２と
が接続されているものである。一方、第２図に示した例
は、バンプ２の表面先端に形成された超伝導体６と基板
側電極４とが接続されているものである。
バンプ２には従来と同様、はんだ、Ａｆｌ、Ａｇ−３ｎ
、Ａｕ等が用いられており、基板側電極４にはこれも従
来と同様、Ａｕ等が用いられている。
、Ａｕ等が用いられており、基板側電極４にはこれも従
来と同様、Ａｕ等が用いられている。
超伝導体６の材料としてはＮｂ又はＮｂ化合物（例えば
ＡＱ、Ｓｎなどとの化合物）、ｐｂ又はＰｂ化合物（例
えばＭｏ、Ｓなどとの化合物）のごとき常温超伝導体を
示す材料が用いられ、好ま ・しくは、１〜１０μｍ
厚くらいの多結晶薄膜で形成されているのが望ましい。
ＡＱ、Ｓｎなどとの化合物）、ｐｂ又はＰｂ化合物（例
えばＭｏ、Ｓなどとの化合物）のごとき常温超伝導体を
示す材料が用いられ、好ま ・しくは、１〜１０μｍ
厚くらいの多結晶薄膜で形成されているのが望ましい。
こうした超伝導体６は電気伝導度が高く、このため、フ
リップボンディング部の低抵抗化がはかられる。
リップボンディング部の低抵抗化がはかられる。
更に、超伝導体６はそれが基板側電極４上に形成されて
いてもバンプ２上に形成されていても、また、超伝導体
６の融点が高くても低くても均一な接続状態が期待でき
る。
いてもバンプ２上に形成されていても、また、超伝導体
６の融点が高くても低くても均一な接続状態が期待でき
る。
実際に超伝導体６をバンプ２表面又は基板側電極４上に
形成するには、例えばスパッタ法。
形成するには、例えばスパッタ法。
ＭＯＣＶＤ法のような手段を採ればよい。
本発明方法によれば、ＩＣのフリップチップボンディン
グ法での接続状態にバラツキを生じさせることなく、低
抵抗な接続実装が可能となる。また、本発明方法は等倍
イメージセンサの駆動用又は読取り用集積回路チップの
実装に有効である。
グ法での接続状態にバラツキを生じさせることなく、低
抵抗な接続実装が可能となる。また、本発明方法は等倍
イメージセンサの駆動用又は読取り用集積回路チップの
実装に有効である。
第１図及び第２図は本発明方法におけるフリップボンデ
ィング部を拡大した二側の概略図である。 第３図は等倍イメージセンサの６４ビツト駆動用ＩＣの
概略を説明するための図である。 第４図は従来からのＩＣチップを外部電極端子に接続さ
せる状態を説明の図であり、第５図はその一部拡大図で
ある。 １・・・電極パッド ２・・・バンプ３・・・
基 板 ４・・・基板側電極５・・・ＩＣ
チップ ６・・・超伝導体朔 １ 関 鴨 ２詔 第 ３ 関 第 ４ （￥ｌ 刑 ５ 閏
ィング部を拡大した二側の概略図である。 第３図は等倍イメージセンサの６４ビツト駆動用ＩＣの
概略を説明するための図である。 第４図は従来からのＩＣチップを外部電極端子に接続さ
せる状態を説明の図であり、第５図はその一部拡大図で
ある。 １・・・電極パッド ２・・・バンプ３・・・
基 板 ４・・・基板側電極５・・・ＩＣ
チップ ６・・・超伝導体朔 １ 関 鴨 ２詔 第 ３ 関 第 ４ （￥ｌ 刑 ５ 閏
Claims (1)
- １．ＩＣチップを基板に接続するに際して、接続用材料
の一部として超伝導体を使用することを特徴とする半導
体チップのフリップチップボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034900A JPH01209747A (ja) | 1988-02-17 | 1988-02-17 | 半導体チップのフリップチップボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034900A JPH01209747A (ja) | 1988-02-17 | 1988-02-17 | 半導体チップのフリップチップボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01209747A true JPH01209747A (ja) | 1989-08-23 |
Family
ID=12427061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63034900A Pending JPH01209747A (ja) | 1988-02-17 | 1988-02-17 | 半導体チップのフリップチップボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01209747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2403173A (en) * | 2003-06-25 | 2004-12-29 | King S College London | Soldering refractory metal surfaces |
| JP2010177316A (ja) * | 2009-01-28 | 2010-08-12 | Hokkaido Univ | 半導体発光素子 |
-
1988
- 1988-02-17 JP JP63034900A patent/JPH01209747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2403173A (en) * | 2003-06-25 | 2004-12-29 | King S College London | Soldering refractory metal surfaces |
| JP2010177316A (ja) * | 2009-01-28 | 2010-08-12 | Hokkaido Univ | 半導体発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| TW200537627A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US6061248A (en) | Semiconductor chip-mounting board providing a high bonding strength with a semiconductor chip mounted thereon | |
| JPH0455341B2 (ja) | ||
| US4067041A (en) | Semiconductor device package and method of making same | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JPS62281435A (ja) | 半導体装置 | |
| JPH01209747A (ja) | 半導体チップのフリップチップボンディング方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH04307944A (ja) | 半導体素子の接続材料および半導体装置 | |
| JPS6223454B2 (ja) | ||
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPS61241953A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH03104141A (ja) | 半導体装置 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
| JP2973712B2 (ja) | 平行平板型コンデンサの電極取り付け構造 | |
| JP3574894B2 (ja) | 半導体装置のフリップチップ実装構造 | |
| JPS6344991Y2 (ja) | ||
| JPS647630A (en) | Bonding structure of semiconductor device |