JPH01208014A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH01208014A JPH01208014A JP63032241A JP3224188A JPH01208014A JP H01208014 A JPH01208014 A JP H01208014A JP 63032241 A JP63032241 A JP 63032241A JP 3224188 A JP3224188 A JP 3224188A JP H01208014 A JPH01208014 A JP H01208014A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高速動作が要求されるスイッチ回路に関する
ものである。
ものである。
従来の技術
従来のスイッチ回路を第２図に示す。このスイッチ回路
は、共通エミッタ結合ＰＮＰ型トランジスタ２１．２２
の差動対の各ベースの入力端子２６．２７に、各々、位
相反転した、いわゆる反極性の信号を入力し、各々、Ｎ
ＰＮ型トランジスタ２３．２４で構成されるアクティブ
ロードにベース接続されたＮＰＮ型トランジスタ２５に
よって構成されたスイッチ回路をスイッチングすること
で、オープンコレクタの出力端子に出力を得る構成であ
った。
は、共通エミッタ結合ＰＮＰ型トランジスタ２１．２２
の差動対の各ベースの入力端子２６．２７に、各々、位
相反転した、いわゆる反極性の信号を入力し、各々、Ｎ
ＰＮ型トランジスタ２３．２４で構成されるアクティブ
ロードにベース接続されたＮＰＮ型トランジスタ２５に
よって構成されたスイッチ回路をスイッチングすること
で、オープンコレクタの出力端子に出力を得る構成であ
った。
発明が解決しようとする課題
しかしながら上記の従来の構成では、入力端子２６．２
７に各々反極性にハイレベル、ローレベルの信号を入力
し、出力端子２８から出力信号が出るまでに、トランジ
スタ２１．２２がスイッチ動作するが、トランジスタ２
１．２２がＰＮＰ型トランジスタであるため、ｆｒが低
いつまりベース・コレクタやベース・接地間など、ベー
ス領域に付随する容量が大きいため、トランジスタ２１
゜２２の動作スピードがおそくなるので、高速スイッチ
ング動作に追従できなくなり、大きな遅延を発生したり
、出力信号を得られなくなるという欠点を有していた。
７に各々反極性にハイレベル、ローレベルの信号を入力
し、出力端子２８から出力信号が出るまでに、トランジ
スタ２１．２２がスイッチ動作するが、トランジスタ２
１．２２がＰＮＰ型トランジスタであるため、ｆｒが低
いつまりベース・コレクタやベース・接地間など、ベー
ス領域に付随する容量が大きいため、トランジスタ２１
゜２２の動作スピードがおそくなるので、高速スイッチ
ング動作に追従できなくなり、大きな遅延を発生したり
、出力信号を得られなくなるという欠点を有していた。
本発明は上記従来の問題点を解決するもので、入力信号
に対する出力信号の応答を、正確に高速スイッチング動
作まで追従させるスイッチ回路を提供することを目的と
する。
に対する出力信号の応答を、正確に高速スイッチング動
作まで追従させるスイッチ回路を提供することを目的と
する。
課題を解決するための手段
この目的を達成するために本発明のスイッチ回路は、オ
ープンコレクタ出力回路のＮＰＮ型トランジスタのベー
スが、ＮＰＮ型トランジスタ対でなるカレントミラーの
一方のトランジスタのコレクタに接続され、前記カレン
トミラーの両方のトランジスタのコレクタは、各々、抵
抗を介してそれぞれ、個々のＮＰＮ型トランジスタのエ
ミッタに接続され、前記側々のＮＰＮ型トランジスタの
ベースは、エミッタ共通接ｌ１ＮＰＮ型トランジスタ対
の差動回路の各コレクタに接続され、前記差動回路の両
ベースが入力端子となり、前記入力端子に各々反極性の
信号を入力し、前記オープンコレクタの出力端子に信号
を出力する構成を有している。
ープンコレクタ出力回路のＮＰＮ型トランジスタのベー
スが、ＮＰＮ型トランジスタ対でなるカレントミラーの
一方のトランジスタのコレクタに接続され、前記カレン
トミラーの両方のトランジスタのコレクタは、各々、抵
抗を介してそれぞれ、個々のＮＰＮ型トランジスタのエ
ミッタに接続され、前記側々のＮＰＮ型トランジスタの
ベースは、エミッタ共通接ｌ１ＮＰＮ型トランジスタ対
の差動回路の各コレクタに接続され、前記差動回路の両
ベースが入力端子となり、前記入力端子に各々反極性の
信号を入力し、前記オープンコレクタの出力端子に信号
を出力する構成を有している。
作用
この構成によって、５丁の高いＮＰＮ型トランジスタで
構成する事により、トランジスタの容量による影響を押
えることができ、高速スイッチング動作による応答を正
確に得ることができる。
構成する事により、トランジスタの容量による影響を押
えることができ、高速スイッチング動作による応答を正
確に得ることができる。
実施例
以下１本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明実施例スイッチ回路を示す回路図であ
る。第１図において、１〜７はＮＰＮ型トランジスタ、
８〜１１は抵抗、１２．１３は入力端子、１４は出力端
子である。
る。第１図において、１〜７はＮＰＮ型トランジスタ、
８〜１１は抵抗、１２．１３は入力端子、１４は出力端
子である。
入力端子１２にローレベルの信号を入力し、入力端子１
３にハイレベルの信号を入力すると、トランジスタ１の
エミッタ電流１１は減少し、トランジスタ２のエミッタ
電流■２は増加する。トランジスタ１のエミッタ電流Ｉ
Ｉ は、トランジスタ３．４のカレントミラーによって
、トランジスタ４のコレクタ電流１１ となる（トラン
ジスタ３゜４の電流増幅率ＨＦＥを無限大と仮定する。
３にハイレベルの信号を入力すると、トランジスタ１の
エミッタ電流１１は減少し、トランジスタ２のエミッタ
電流■２は増加する。トランジスタ１のエミッタ電流Ｉ
Ｉ は、トランジスタ３．４のカレントミラーによって
、トランジスタ４のコレクタ電流１１ となる（トラン
ジスタ３゜４の電流増幅率ＨＦＥを無限大と仮定する。
）。そこで、Ｉ２−１．の電流差が、トランジスタ５の
ベース電流となり、トランジスタ５をオンさせる。
ベース電流となり、トランジスタ５をオンさせる。
逆に入力端子１２にハイレベルの信号を人力し、入力端
子１３にローレベルの信号を人力すると、トランジスタ
１のエミッタ電流１１は増加し、トランジスタ２のエミ
ッタ電流■２は減少する。そこで、トランジスタ５のベ
ース電流（１２ＩＩ）は、なくなり、トランジスタ５を
オフさせる。
子１３にローレベルの信号を人力すると、トランジスタ
１のエミッタ電流１１は増加し、トランジスタ２のエミ
ッタ電流■２は減少する。そこで、トランジスタ５のベ
ース電流（１２ＩＩ）は、なくなり、トランジスタ５を
オフさせる。
この上記のスイッチ動作において、トランジスタ６．７
の差動回路の定電流源の電流値と抵抗８．９は、トラン
ジスタ６．７が飽和に至らない値を選び、トランジスタ
の動作スピードをおそくする飽和領域をなくすことによ
り、高速スイッチング動作に追従することができる。
の差動回路の定電流源の電流値と抵抗８．９は、トラン
ジスタ６．７が飽和に至らない値を選び、トランジスタ
の動作スピードをおそくする飽和領域をなくすことによ
り、高速スイッチング動作に追従することができる。
発明の効果
以上のように本発明は、スイッチ回路の動作において、
トランジスタの飽和領域による影響をな（すことにより
、高速スイッチング動作をすることができる優れたスイ
ッチ回路を実現できるものである。
トランジスタの飽和領域による影響をな（すことにより
、高速スイッチング動作をすることができる優れたスイ
ッチ回路を実現できるものである。
第１図は本発明実施例スイッチ回路の回路図、第２図は
従来のスイッチ回路の回路図である。 １〜７・・・・・・ＮＰＮ型トランジスタ、８〜１１・
・・・・・抵抗、１２．１３・・・・・・入力端子、１
４・・・・・・出力端子、２１〜２５・・・・・・トラ
ンジスタ、２６．２７・・・・・・入力端子、２８・・
・・・・出力端子。
従来のスイッチ回路の回路図である。 １〜７・・・・・・ＮＰＮ型トランジスタ、８〜１１・
・・・・・抵抗、１２．１３・・・・・・入力端子、１
４・・・・・・出力端子、２１〜２５・・・・・・トラ
ンジスタ、２６．２７・・・・・・入力端子、２８・・
・・・・出力端子。
Claims (1)
- オープンコレクタ出力回路のＮＰＮ型トランジスタの
ベースが、エミッタ共通接地ＮＰＮ型トランジスタ対で
なるカレントミラーの一方のトランジスタのコレクタに
接続され、前記カレントミラーの両方のトランジスタの
コレクタは、各々、抵抗を介してそれぞれ、個々のＮＰ
Ｎ型トランジスタのエミッタに接続され、前記個々のＮ
ＰＮ型トランジスタのベースは、エミッタ共通接続のＮ
ＰＮ型トランジスタ対の差動回路の各コレクタに接続さ
れ、前記差動回路の両ベースが入力端子となり、前記入
力端子に、各々、反極性の信号を入力し、前記オープン
コレクタの出力端子に信号を出力することを特徴とする
スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63032241A JPH01208014A (ja) | 1988-02-15 | 1988-02-15 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63032241A JPH01208014A (ja) | 1988-02-15 | 1988-02-15 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01208014A true JPH01208014A (ja) | 1989-08-22 |
Family
ID=12353500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63032241A Pending JPH01208014A (ja) | 1988-02-15 | 1988-02-15 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01208014A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637014A (ja) * | 1986-06-27 | 1988-01-12 | Mitsubishi Electric Corp | コンパレ−タ回路 |
-
1988
- 1988-02-15 JP JP63032241A patent/JPH01208014A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637014A (ja) * | 1986-06-27 | 1988-01-12 | Mitsubishi Electric Corp | コンパレ−タ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406955A (en) | Comparator circuit having hysteresis | |
| JP2607729B2 (ja) | ヒステリシスコンパレータ | |
| JPH01208014A (ja) | スイッチ回路 | |
| JPS58138111A (ja) | 差動検出回路 | |
| US3675045A (en) | Voltage responsive switch | |
| JPH03203410A (ja) | レベル変換回路 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JPH0230902Y2 (ja) | ||
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| US3904895A (en) | Digital circuit | |
| USRE29217E (en) | Digital circuit | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPH071864B2 (ja) | スイツチ回路 | |
| JP2544838B2 (ja) | 磁気ディスク読出増幅器の切換回路 | |
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPH024521Y2 (ja) | ||
| JPH04132746U (ja) | 信号レベル弁別回路 | |
| JPS62264706A (ja) | 出力段回路 | |
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPH07210616A (ja) | 絶対値回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH0991988A (ja) | サンプルホールド回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPH07264047A (ja) | Ｅｃｌ回路 | |
| JPH0522275B2 (ja) |