JPH01204146A - 実効アドレス生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリに格納されたポインタを介してメモリに
格納されたデータをアクセスするためのアドレシングモ
ード（以下、メモリ間接アドレシングモード）のデータ
アクセスに要する時間を短くする実効アドレス生成方式
に関するものである。

〔従来の技術〕

従来の実効アドレス生成方式では、メモリ間接アドレシ
ングモードのデータアクセスを行う場合、第３図の従来
方式の構成要素を示す図のように、まず、ポインタアド
レス生成手段１によってポインタが格納されたメモリの
アドレスを生成し、ポインタ獲得手段２を起動してポイ
ンタを得るための第１のメモリアクセスが行われる。こ
の第１のメモリアクセスによって得られたポインタから
、データアドレス生成手段３によって目的とするデータ
の格納されたメモリのアドレスが生成され、目的とする
データを得るための第２のメモリアクセスが行われる。

このように、目的とするデータを得るための第２のメモ
リアクセスを行うために、第１のメモリアクセスの結果
、つまり、ポインタを必要とするため、第２のメモリア
クセスを行うための実効アドレスの生成が完了するまで
、実効アドレス生成手段１００は当該メモリアクセスに
占有され、後続するメモリアクセスの実効アドレスの生
成を行うことができない、これは、プロセッサの命令実
効性能を向上させるための障害となっていた。このため
、従来は実効アドレス生成手段１００の外部にメモリア
クセスに必要とされる時間を実効的に短くするキャッシ
ュ２１を組み込み、この結果として、第１のメモリアク
セスに要する時間を短くし、メモリ間接アドレシングモ
ードのデータアクセスに要する時間を短くする実効アド
レス生成方式が採用されていた。

〔発明が解決しようとする課題〕

前述した実効アドレス生成手段と実効アドレス生成手段
の外部に組み込まれるキャッシュは回路構成上、それぞ
れ１つの独立したユニットとして構成される。一方、最
近の半導体技術の進歩によってプロセッサの動作クロッ
クが極めて高くなっているため、ユニット間にまたがる
データ転送は無視できない時間を要するようになってい
る。このため、キャッシュを採用したことによるメモリ
間接アドレシングモードのメモリアクセスに要する時間
を短縮する効果が相対的に小さくなっている。

〔課題を解決するための手段〕

本発明の実効アドレス生成方式では前記の問題点を解決
するために、ポインタが格納されたメモリのアドレスで
あるポインタアドレスを生成するポインタアドレス生成
手段と、前記ポインタアドレス生成手段によって生成さ
れたポインタアドレスをアドレスとして指定してメモリ
アクセスを起動しポインタを得るポインタ獲得手段と、
目的とするデータが格納されたメモリのアドレスである
データアドレスを生成するデータアドレス生成手段から
構成される実効アドレス生成手段を持つ実効アドレス生
成方式において、ポインタ保持手段を持ちポインタの検
索を行う検索手段を前記実効アドレス生成手段内部に有
し、さらに、前記ポインタアドレス生成手段によって生
成されたポインタアドレスを指定して前記検索手段を起
動し、ポインタが前記ポインタ保持手段に保持されてい
る場合には、該当のポインタを読み出して前記データア
ドレス生成手段によってデータアドレスを生成し、また
、ポインタが前記ポインタ保持手段に保持されていない
場合には、さらに前記ポインタ獲得手段を起動して前記
メモリに格納されたポインタを獲得し、前記データアド
レス生成手段によってデータアドレスを生成することを
特徴とする。

〔作用〕

次に、本発明の作用について図面を参照して説明する。

第１図は本発明の構成要素を示す図である。第１図にお
いて、１はポインタアドレス生成手段、２はポインタ獲
得手段、３はデータアドレス生成手段、４はポインタ保
持手段、５は検索手段、６はポインタアドレスを生成す
るために必要とされるデータの入力、７はデータアドレ
スを生成するために必要とされるデータの入力、８はデ
ータアドレス出力、９はポインタアドレス出力、１０は
ポインタ入力である。

まず、ポインタアドレス生成手段に１によって、ポイン
タアドレスを生成するために必要とされるデータの入力
６から入力されたポインタアドレスを生成するために必
要とされるデータからボインクアドレスが生成される。

生成されたポインタアドレスを指定して検索手段５によ
ってポインタの検索が行われる。メモリ間接アドレシン
グモードのデータアクセスを行う場合において、必要と
するポインタがポインタ保持手段４により保持されてい
る場合には、メモリに格納されたポインタを得るための
メモリアクセスを行うことなく、ポインタ保持手段４に
より保持された該当ポインタを読み出し、データアドレ
スを生成するために必要なデータの入カフから入力され
たデータアドレスを生成するために必要なデータによっ
て修飾し、データアドレスが生成される。

必要とするポインタがポインタ保持手段４により保持さ
れていない場合には、ポインタ獲得手段２を起動し、実
効アドレス生成手段１００外部のメモリアクセスを制御
する手段にポインタアドレスがポインタアドレス出力９
から送られる。メモリアクセスを制御する手段によって
得られたポインタはポインタ人力１０から、ポインタ獲
得手段２を経て、データアドレス生成手段３に送られる
。ポインタがデータアドレスを生成するために必要なデ
ータの入カフから入力されたデータアドレスを生成する
ために必要なデータによって修飾され、データアドレス
、つまり、データの格納されたメモリの実効アドレスが
生成される。この動作は、従来方式の実効アドレス生成
手段１００と同じ動作となる。

第４図は必要とするポインタが、ポインタ保持手段４に
より保持されている場合の本発明のアドレス生成方式に
おける実効アドレス生成手段内部動作タイミングを示し
、第５図は、従来方式の実効アドレス生成方式における
アドレス生成手段内部動作タイミングを示しているが、
第４図と５図とを比較すると明らかなように、必要とす
るポインタがポインタ保持手段４により保持されている
場合には、メモリ間接アドレシングモードのメモリアク
セスに要する時間が短縮される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第２図に本発明の一実施例を示す。第２図において、１
１はアドレス加算器でポインタアドレス生成手段とデー
タアドレス生成手段に対応し、１２はポインタ獲得制御
部でポインタアドレス獲得手段に対応し、１３はアドレ
ス加算器に入力するポインタを選択するポインタセレク
タ、１４はポインタ検索部で検索手段に対応し、さらに
ポインタ検索部１４はポインタ保持手段に対応する１５
のポインタメモリと、１６のタグメモリ、１７の書き込
み制御部、１８のタグ検索部を持つ。また、１９はアド
レシングモードレジスタ、２０は汎用レジスタ群、２１
はキャッシュである。

本実施例では、まず、アドレス加算器１１によって、ア
ドレシングモードレジスタ１９に保持されたアドレシン
グモードによって指定されるペースレジスタの内容が、
同じくアドレシングモードレジスタ１９に保持されたア
ドレシングモードによって指定されるインデックスレジ
スタの内容、あるいはディスプレイスメントで修飾され
、ポインタアドレスが生成される。汎用レジスタ群２０
に属する１つの汎用レジスタが、アドレシングモードレ
ジスタ１９に保持されたアドレシングモードによってペ
ースレジスタ、あるいはインデックスレジスタとして指
定される。

次に、生成されたポインタアドレスを持つポインタが、
ポインタメモリ１５に保持されているかいないかがタグ
検索部１８によって調べられる。

タグメモリ１６には、ポインタメモリ１５に保持された
ポインタに対応するポインタアドレスの一部が保持され
ており、この保持されたポインタアドレスの一部と生成
されたポインタアドレスの一部とを比較することによっ
て、ポインタが保持されているかいないかが調べられる
。

なお、比較すべき保持されたポインタアドレスの一部を
選択するために生成されたポインタアドレスの残りの部
分が使用される。

タグ検索部１８における検索の結果、ポインタがポイン
タメモリ１５に保持されている場合には、該当のポイン
タを読み出しポインタセレクタ１３に送る。また、タグ
検索部１８における検索の結果、ポインタがポインタメ
モリ１５に保持されていない場合には、メモリに格納さ
れたポインタを得るために、ポインタ獲得制御部１２を
起動し、生成されたポインタアドレスを指定して第１の
メモリアクセスが行われる。第１のメモリアクセスによ
ってポインタが得られた時点で、その得られたポインタ
をポインタメモリ１５に保持するために書き込み制御部
１７が起動され、ポインタアドレスの一部とポインタの
対がタグメモリ１６とポインタメモリ１５にそれぞれ書
き込まれる。

同時に、第１のメモリアクセスによって得られたポイン
タはポインタセレクタ１３に送られる。

ポインタセレクタ１３に送られたポインタはタグ検索部
１８の検索結果によって選択され、ポインタがポインタ
メモリ１５に保持されていた場合には、ポインタメモリ
１５から読み出されたポインタを、ポインタがポインタ
メモリ１５に保持されていなかった場合には、ポインタ
獲得手段１２によって得られたポインタを、各々アドレ
シングモードレジスタ１９に保持されたアドレシングモ
ードによって指定されるインデックスレジスタの内容、
あるいはディスプレイスメントで修飾して目的とするデ
ータの格納されたメモリの実効アドレスがアドレス加算
器１１で生成される。

また、メモリに格納されたポインタとポインタメモリ１
５に保持されたポインタの一致を保証するためにメモリ
に対する書き込みが行われた場合には、書き込みアドレ
スを指定してタグ検索部１８を起動し、書き込みが行わ
れたアドレスをもつポインタがポインタメモリ１５に保
持されている場合には、書き込み制御部１７を起動して
該当のポインタを無効化する。

〔発明の効果〕

本発明によると、複数のメモリ間接アドレシングモード
のメモリアクセスに要するポインタが同じである場合、
最初のメモリ間接アドレシングモードのメモリアクセス
によってポインタ保持手段にポインタが記録される。こ
のため、後続する同じポインタを要するメモリ間接アド
レシングモードのメモリアクセスでは、ポインタを得る
ためのメモリアクセスを行うことなくデータアクセスを
行うことができるので、メモリ間接アドレシングモード
のメモリアクセスに要する時間が短縮されるという効果
がある。

【図面の簡単な説明】

第１図は本発明の構成要素を示す図、第２図は本発明を
具体的にした一実施例を示すブロック図、第３図は従来
方式の構成要素を示す図、第４図は本特許の方式の動作
タイミングを示す図、第５図は従来方式の動作タイミン
グを示す図である。 １・・・ポインタアドレス生成手段、２・・・ポインタ
獲得手段、３・・・データアドレス生成手段、４・・・
ポインタ保持手段、５・・・検索手段、６・・・ポイン
タアドレスを生成するために必要とされるデータ入力、
７・・・データアドレスを生成するために必要とされる
データ入力、８・・・実効アドレス出力、９・・・ポイ
ンタアドレス出力、１０・・・ポインタ入力、１１・・
・アドレス加算器、１２・・・ポインタ獲得部、１３・
・・ポインタセレクタ、１４・・・ポインタ検索部、１
５・・・ポインタメモリ、１６・・・タグメモリ、１７
・・・書き込み制御部、１８・・・タグ比較部、１９・
・・アドレシングモードレジスタ、２０・・・汎用レジ
スタ群、２１・・・キャッシュ、１００・・・実効アド
レス生成手段。

Claims (1)

【特許請求の範囲】
1. ポインタが格納されたメモリのアドレスであるポインタ
   アドレスを生成するポインタアドレス生成手段と、前記
   ポインタアドレス生成手段によって生成されたポインタ
   アドレスをアドレスとして指定してメモリアクセスを起
   動しポインタを得るポインタ獲得手段と、目的とするデ
   ータが格納されたメモリのアドレスであるデータアドレ
   スを生成するデータアドレス生成手段から構成される実
   効アドレス生成手段を持つ実効アドレス生成方式におい
   て、ポインタ保持手段を持ちポインタの検索を行う検索
   手段を前記実効アドレス生成手段内部に有し、さらに、
   前記ポインタアドレス生成手段によって生成されたポイ
   ンタアドレスを指定して前記検索手段を起動し、ポイン
   タが前記ポインタ保持手段に保持されている場合には、
   該当のポインタを読み出して前記データアドレス生成手
   段によつてデータアドレスを生成し、また、ポインタが
   前記ポインタ保持手段に保持されていない場合には、さ
   らに前記ポインタ獲得手段を起動して前記メモリに格納
   されたポインタを獲得し、前記データアドレス生成手段
   によってデータアドレスを生成することを特徴とする実
   効アドレス生成方式。