JPH01202672A

JPH01202672A - 周波数測定装置

Info

Publication number: JPH01202672A
Application number: JP63028124A
Authority: JP
Inventors: Sadaji Komiyama; 小見山　貞治
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1988-02-09
Filing date: 1988-02-09
Publication date: 1989-08-15
Anticipated expiration: 2011-08-14
Also published as: JP2524617B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は被測定信号の周波数を高精度に測定できるよう
にした周波数測定装置に関する。

［従来の技術］一般に周波数をデジタル的に精度良く測定するレシプロ
カル方式の周波数ａ１定装置は例えば第３図に示すよう
に構成されている。また、第４図は動作を示すタイムチ
ャートである。すなわち、入力端子１から入力された被
測定信号イは端子１０に与えられる設定信号に基づいて
分周比１／Ｍが決定される分周器２へ入力される。そし
て、リセット端子３からリセット信号口が入力されると
、時刻ｔｏにて分周器２から最初の出力パルスが周信号
ハ上に出力され、次段のフリップフロップ４をセットす
る。するとフリップフロップ４のＱ出力端子からアンド
ゲート５の一方の入力端子へＨレベルのゲート信号二が
出力される。このアンドゲート５の他方の入力端子には
基準信号発振器６から既知の周期Ｔを有する基準信号ホ
が入力されている。したがって、計数器７は時刻ｔｏか
らこのアンドゲート５を通過する基準信号ホのパルス数
を計数開始する。

そして、分周器２へ入力されている被測定信号イのパル
ス数がＭになった時刻ｔ１時点で分周器２は次の出力パ
ルスを分周信号ハ上に出力する。

その結果、フリップフロップ４がリセットされ、ゲート
信号二がＬレベルとなる。そして、計数器７はゲート信
号二がＨレベル期間（ｔｏ−ｔｌ　）に計数された計数
値りを次段の演算回路８へ送出する。この演算回路８で
は、被測定信号イの周波数Ｆを（１）式で求めて表示器
９に表示する。

Ｆ−Ｍ／　（Ｌ−Ｔ）　　　　　　　・・・（１）［発
明が解決しようとする課題］しかしながら上記のように構成された周波数測定装置に
おいても次のような問題があった。すなわち、被測定信
号イのパルスに同期して立上がり。

また立下がるゲート信号二の立上がりおよび立下がり時
刻と、基準信号ホの各パルスの立上がり立下がり時刻と
は同期が取れていないので、ゲート信号二の立上がり時
および立下がり時にΔＴｏおよびΔＴ、の端数時間が生
じる。したがって、この端数時間により周波数測定装置
全体に測定誤差が生じることになる。

端数時間ΔＴＯ＋　ΔＴｌを小さくして精度よく測定す
るためには、基準信号ホの周波数を高く設定すればよい
のであるが、基準信号ホの周波数を高く設定すると、こ
の基準信号ホを作成する基準信号発振器６や、この基準
信号ホが入力されるアンドゲート５や計数器７の構成回
路素子に高速応答する高価な素子を使用する必要がある
ので、装置全体の製造費が大幅に上昇する聞届がある。

また、アナログ技術、例えば時間／電圧変換手法等によ
って端数時間ΔＴＯ＋　ΔＴ１を拡大して、誤差分を含
めて測定して演算するレシプロカル方式の周波数７１１
ｊ定装置が開発されているが、この装置にはアナログ積
分器が組込まれているために、調整が煩雑であるのみな
らず、温度変化や経時変化に起因する誤差が発生しやす
い問題がある。

本発明は一ヒ記事情に鑑みてなされたものであり、その
目的とするところは、基準信号の周波数を高く設定しな
くとも基準信号の他に位相同期回路（Ｐ　Ｌ　Ｌ）でゲ
ート信号と同期できる補助信号を用いることによって、
デジタル的に端数時間をも含めて被測定信号の周波数を
高精度に測定できる周波数測定装置を提供することにあ
る。

［課題を解決するための手段］本発明の周波数測定装置は、入力電圧レベルに応じた周
波数を有する補助信号ｇを出力する電圧制御発振器１５
と、この電圧制御発振器から出力された前記補助信号の
周波数を１／Ｎに分周する第１の分周器１７と、基準信
号発振器１８から出力される基準信号ｄの周波数を１／
　（Ｎ十ｎ）に分周する第２の分周器１９と、前記各分
周器から出力される出力信号間の位相差を検出して位相
差に応じた電圧信号を前記電圧制御発振器へ送出して位
相同期回路（Ｐ　Ｌ　Ｌ）を形成する位相差検出器２２
と、被測定信号ａの周波数を１／Ｍに分周する第３の分
周器１２と、この第３の分周器からの分周信号Ｃ出力に
応動して、前記電圧制御発振器を所定時間Ｔｏの間発振
を停止させるためのトリガパルス信号ｆを送出する単安
定回路１３ａ。

１３ｂと、前記補助信号と前記基準信号との位相が一致
したとき位相一致信号ノを出力する位相−致検出回路１
６と、前記トリガパルス信号が出力されてから前記位相
一致信号が出力されるまでの前ゲート時間Ｔｌを設定す
るとともに次の分周信号入力に応動して出力されるトリ
ガパルス信号が出力されてから次の位相一致信号が出力
されるまでの後ゲート時間Ｔ２を設定する補助ゲート時
間設定回路１４．２５と、前記前ゲート時間終了時刻か
ら前記後ゲート時間終了時刻までの主ゲート時間Ｔ３を
設定する主ゲート時間設定回路２４゜２６と、前記主ゲ
ート時間における前記基準信号のパルス数を計数する主
計数器３２と、前記前ゲート時間における補助信号のパ
ルス数を加算計数し、前記後ゲート時間における補助信
号のパルス数を減算計数するアップダウン計数器２７と
、前記主計数器の計数値と前記アップダウン計数器の計
数値とから前記被測定信号の周波数を算出する演算回路
２９とを備えたものである。

［作用］このように構成された周波数測定装置において、基準信
号発振器、第１および第２の分周器。

位相差検出器、電圧制御発振器は位相同期回路（Ｐ　Ｌ
　Ｌ）を形成しており、第１の分周器と第２の分周器の
分周比の比がＮ：　　（Ｎ＋ｎ）であるので、最終的に
基準信号ｄと補助信号ｇとの周期の比はＮ：　　（Ｎ＋
ｎ）となる。また、被測定信号ａに同期する第３の分周
器の分周信号Ｃの出力から所定時間Ｔｏ後に出力される
動作開始信号から始まり位相一致検出回路から出力され
る位相一致信号ノ入力時刻までの間で示される前ゲート
時間Ｔ１は補助信号ｇの周期の整数倍になる。同様に、
後ゲート時間Ｔ２も補助信号ｇの周期の整数倍になる。

各ゲート時間ＴＩ、Ｔ２の終了時点では基準信号ｄと補
助信号ｇとは同期しているので、主ゲート時間Ｔ３も基
準信号ｄの整数倍になっている。したがって、被測定信
号ａのＭ倍である分周信号Ｃの周期ＴＸは（２）式とな
る。

ＴＸ　＝　（Ｔｏ　＋ＴＩ　）＋Ｔ３−　（Ｔｏ　十’
ｒ２）−Ｔ、　十”ｒ３−Ｔ２　　　　　　　　・・・
（２）上記（Ｔ］−Ｔ２）はアップダウン計数器で測定
され、Ｔ３は主計数器で測定される。そして、演算回路
でもって被測定信号の周波数Ｆが（３）式で算出される
。

Ｆ−Ｍ／Ｔ　［Ｌ十Ｋ　（Ｎ十ｎ）／Ｎ］　　・”（３
）但し、Ｍ：第３の分周器の分周比、Ｔ：基準信号の周
期、Ｌ：主計数器の計数値、Ｋニアツブダウン計数器の
：１°数値、Ｎ：第１の分周器の分周比、Ｎ＋ｎ：第２
の分周器。

［実施例］以下本発明の一実施例を図面を用いて説明する。

第１図は実施例の周波数測定装置を示すブロック図であ
る。入力端子１１から入力される周波数Ｆ（周期Ｐ）の
被測定信号ａは第３の分周器１２において端子３５に与
えられる分周比設定信号に基づいて１／Ｍに分周される
。第３の分周器１２から出力される分周信号Ｃは単安定
回路１３ａへ入力される。この単安定回路１３ａは分周
信号Ｃが人力されると人力時刻から所定時間ＴＡだけＬ
レベルとなる禁止信号ｅをＤ型フリップフロップ１４の
Ｄ入力端子と次段の単安定回路１３ｂへ送出する。単安
定回路１３ｂは禁止信号ｅがＬレベルへ変化すると、す
なわち分周信号Ｃが単安定回路１３ａに人力された後、
所定時間Ｔ（、（Ｔｏ＜ＴＡ）だけＨレベルとなるトリ
ガパルス信号ｆを前記り型フリップフロップ１４のリセ
ット端子Ｒへ送出するとともに位相同期回路（Ｐ　Ｌ　
Ｌ）を構成する電圧制御発振器（ＶＣＯ）１５の制御端
子へ供給する。

この電圧制御発振器１５は制御端子へ供給されるトリガ
パルス信号ｆのレベルがＨレベルになると発振を停止し
、Ｌレベルになると発振を開始する。すなわち、単安定
回路１３ｂがら出力されるトリガパルス信号ｆの立上が
りが発振停止信号となり、立下がりが動作開始信号とな
る。この電圧制御発振器１５から出力される周期（Ｔ＋
ΔＴ）の補助信号ｇは位相一致検出回路として作用する
Ｄ型フリップフロップ１６のクロック端子Ｃへ入力され
るとともに第１の分周器１７で１／Ｎに分周される。一
方、基準信号発振器］８から出力される周期Ｔを有した
基準信号ｄは前記り型フリップフロップ１６のＤ入力端
子へ入力されるとともに第２の分周器１９にて１／（Ｎ
＋１）に分周される。第１および第２の分周器１７．１
９の出力信号はそれぞれオアゲート２０．２１を介して
位相差検出器２２へ入力される。この位相差検出器２２
は第１および第２の分周器１７．１９から入力された出
力信号間の位相差を検出して、その位相差に応じた電圧
信号をループフィルタ２３を介して電圧制御発振器１５
へ送出する。しかして、電圧制御発振器１５、基準信号
発振器１８、第１および第２の分周器１７．１９、オア
ゲート２０゜２１、位相差検出器２２、ループフィルタ
２３は位相同期回路（ＰＬＬ）を構成する。したがって
、第１および第２の分周回路１７．１９の出力信号間の
位相差か零になるように電圧制御発振器１５から出力さ
れる補助信号ｇの周波数が制御される。

そして最終的に、補助信号ｇの周期（Ｔ＋ΔＴ）は基準
信号ｄの周期Ｔ、に対して（４）式の関係となる。

（Ｔ＋ΔＴ）　−Ｔ　（Ｎ＋１）　／Ｎ　　　・・・（
４）前記り型フリップフロップ１６はクロック端子Ｃへ
入力されている補助信号ｇがＨレベルへ変化した時点で
、Ｄ入力端子へ入力されている基準信号ｄがＨレベルの
とき出力端子ＱがＨレベルとなり、ＬレベルのときＬレ
ベルとなる。したがって、補助信号ｇの立上がりと基準
信号ｄの立上がりとがほぼ同期したときにＱ出力端子の
出力信号がＬレベルからＨレベルへ変化する。すなわち
、両信号ｇ＋　　ｄの位相が一致するとＤ型フリップフ
ロップ１６から位相一致信号ｌがＤ型フリップフロップ
１４のクロック端子Ｃへ供給される。

Ｄ型フリップフロップ１４はクロック端子ＣにＨレベル
の位相一致信号ノが入力すると、Ｄ入力端子へ入力され
ている禁止信号ｅの論理値をＱ出力端子を介してフリッ
プフロップ２４のクロック端子へ移送すると共に、禁止
信号ｅの反転された論理値を、Ｑ出力端子を介して、各
オアゲート２０．２１の他方の入力端子、第１および第
２の分周器１７．１９のリセット端子Ｒ１およびアンド
ゲート２５へ移送する。Ｄ型フリップフロップ１４およ
びアンドゲート２５は補助ゲート時間設定回路を構成し
てい。フリップフロップ２４はクロック端子Ｃの人力信
号がＨレベルへ変化すると、Ｑ出力端子からＨレベルの
ＦＦルの出力信号ｊをアンドゲート２６およびアップダ
ウン計数器２７の制御端子へ送出する。フリップフロッ
プ２４およびアンドゲート２６は主ゲート時間設定回路
を構成する。このアップダウン計数器２７はインバータ
２８およびアンドゲート２５を介して入力された補助信
号ｇのパルス数を計数する。ただし、制御端子の入力信
号ｊがＬレベルの期間はカウントアツプし、入力信号ｊ
がＨレベルの期間はカウントダウンする。計数結果には
演算回路２９へ送出される。なお、アンドゲート２５に
はインバータ３０を介して単安定回路１３ｂのトリガパ
ルス信号ｆが入力されている。さらに、基準信号発振器
１８の基準信号ｄはインバータ３１およびアンドゲート
２６を介して主計数器３２に導かれ、そこでパルス数が
計数される。その計数結果りは演算回路２９へ人力され
る。演算回路２９においては、（５）式に従って、被測
定信号ａの周波数Ｆを算出゛する。

Ｆ−Ｍ／Ｔ　［Ｌ十Ｋ　（Ｎ＋１）／Ｎ］　　・・・（
５）演算結果は表示器３３にデジタル表示される。

また、図中３４はリセット端子であり、このリセット端
子３４に人力されたリセット信号すは、各計数器２７．
３２、演算回路２９、フリップフロップ２４、第３の分
周器１２をリセットする。

このように構成された周波数測定装置の動作を第２図の
タイムチャートを用いて説明する。なお、予め位相同期
回路（Ｐ　Ｌ　Ｌ）の作用にて電圧制御発振器１５の補
助信号ｇの周期は前述した（４）式のように制御されて
いるとする。

まず、リセット信号すはフリップフロップ２４の出力信
号ｊをＬレベルにし、アップダウン計数器２７をカウン
トアツプ側に制御する。そして、リセット信号すが解除
されると、第３の分周器１２が起動する。時刻ｔｏにて
最初の分周信号Ｃが出力されると、単安定回路１３ａの
禁止信号ｅがＬレベルとなる。同時に単安定回路１３ｂ
のトリガパルス信号ｆがＨレベルへ立上がり、Ｄ型フリ
ップフロップ１４がリセットされるとともに電圧制御発
振器１５の発振が停止する。また、Ｄ型フリップフロッ
プ１４のζ出力端子のＦＦ出力信号りのＨレベルは、第
１および第２の分周器１７゜１９をリセット状態に保持
するとともにオアゲー）−２０，２１を閉じて、位相差
検出器２２の再入力をＨレベルに固定し位相差検出動作
を停止させ、位相同期回路（Ｐ　Ｌ　Ｌ）を−時的にホ
ールド状態とする。そして、時刻ｔｏから所定時間Ｔ。

経過後の時刻ｔ１になるとトリガパルス信号ｆがＬレベ
ルへ立下がり、その立下がりに同期して電圧制御発振器
１５から補助信号ｇの出力が開始される。

なお、電圧制御発振器１５の周波数はその入力電圧がホ
ールド状態にあるので停止以前の周波数に保持されてい
る。そして、アップダウン計数器２７は、反転された補
助信号ｇのパルス数のカウントアツプ動作を開始する。

なお、この補助信号ｇの出力開始瞬間に基準信号ｄがＨ
レベルであれば、位相一致回路として動作するＤ型フリ
ップフロップ１６からＤ型フリップフロップ１４へＨレ
ベルに立上る本来の位相−致信号とは意味の異なる信号
が供給されるが、この時点ではパルス幅の時間がＴｏく
ＴＡに設定されているために、禁止信号ｅはＬレベルを
維持しているので、ＦＦ出力信号りが反転することはな
い。また、仮にが正信号ｅのＬレベルの間に補助信号ｇ
の立上りと基準信号ｄの立上りとで生じる本来の位相一
致信号ｌが出力された場合も、この時点でＤ型フリップ
フロップ１４の反転が禁止され、アップダウン計数′ａ
２７はカウントアツプ動作を継続する。

そして、時刻ｔ１から時間Ｔｌ経過後の時刻ｔ２におい
て基準信号ｄと補助信号ｇとの位相が一致すると、位相
一致信号ノが出力され、Ｄ型フリップフロップ１４がセ
ットされてＱとこの出力信号のレベルが反転する。この
反転したＦＦ出力信号りのＬレベルは第１および第２の
分周器１７゜１９のリセット状態を同時に解除するとと
もにオアゲート２０．２１を開いて位相同期回路（Ｐ　
Ｌ　Ｌ）の−時的なホールド状態を解除し、位相同期の
制御を開始する。この時、位相差検出器２２は再入力同
時にＬレベルとなる立下がりの変化を検出するので、位
相差の補正を出力することなしに位相同期の制御状態と
なる。また、ＦＦ出力信号りの反転によりアンドゲート
２５が閉じられ、アップダウン計数器２７は補助信号ｇ
をに１パルス数だけ計数する。すなわち時間Ｔｌは前ゲ
ート時間を構成する。同時に、フリップフロップ２４の
ＦＦ出出力信号炉反転するので、アップダウン計数器２
７の計数方向が反転するとともに、アンドゲート２６が
開かれ、主計数器３２にて基準信号ｄのパルス数の計数
が開始される。

そして、時刻ｔ３にて次の分周信号Ｃが入力されると、
時刻ｔｏの場合と同様の動作で、所定時間Ｔｏ経過後の
時刻ｔ４でアンドゲート２５が開き、アップダウン計数
器２７は再び補助信号ｇのパルス数の計数を開始する。

この場合、計数方向が逆であるので、前ゲート時間Ｔ１
の計数値に１からカウントダウンしていく。

そして、時刻ｔ４から時間Ｔ２経過後の時刻ｔ５にて補
助信号ｇと基準信号ｄとの位相が一致すると、位相一致
信号ｌが出力され、Ｄ型フリップフロップ１４がセット
され、ＦＦ出力信号りおよびフリップフロップ２４のＦ
Ｆ出出力信号炉反転する。しかして、時刻ｔ５にてアン
ドゲート２５．３２は閉じられ、主計数器３２は基準信
号ｅをＬパルス数計数し、アップダウン計数器２７には
補助信号ｇをに２パルス数だけ減算計数した値Ｋ　（−
Ｋｌ−に２）かに、＞Ｋ２のとき正数。

Ｋ１＜Ｋ２のとき負数として残される。しかして、時間
Ｔ２が後ゲート時間となり、時刻ｔ２から時刻ｔ５まで
の時間Ｔ３が主ゲート時間となる。

主計数器３２およびアップダウン計数器２７にて得られ
た各計数値り、Ｋを演算回路２９で前述の（５）式を用
いて被測定信号ａの周波数Ｆが求まる。

このように構成された周波数測定装置であれば、被測定
信号ａの立上がりが基準信号ｄに同期するまでその長さ
が可変調整される前ゲート時間Ｔ１および後ゲート時間
Ｔ２を設定することによって、端数時間による測定誤差
を第３図に示した従来装置に比較して大幅に圧縮できる
。

また、第１の分周器１７と第２の分周器１９との分周比
の比をＮ：　　（Ｎ＋１）程度に設定すると、補助信号
ｇの周波数も基弗信号ｄの周波数と比較して大きく変化
しないので、各電子構成部材を格別高周波に対応するも
のを使用する必要ない。したがって、製造費の上昇を最
少限に抑制した状態で測定精度を大幅に向上できる。

［発明の効果］以上説明したように本発明によれば、基準信号の他に位
相同期回路（ＰＬＬ）でゲート信号と同期できる補助信
号を用いている。その結果、簡単な回路構成で製造費を
大幅に上昇させることなく端数時間をも含めて被測定信
号の周波数を高精度に測定できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる周波数測定装置を示
すブロック図、第２図は同実施例の動作を示すタイムチ
ャート、第３図は従来の周波数測定装置を示すブロック
図、第４図は同従来装置の動作を示すタイムチャートで
ある。１２・・・第３の分周器、１３ａ、１３ｂ・・・単安定
回路、１４．１６・・・Ｄ型フリップフロップ、１５・
・・電圧制御発振器、１７・・・第１の分周器、１８・
・・基り信号発振器、１９・・・第２の分周器、２２・
・・位相差検出器、２４・・・フリップフロップ、２５
゜２６・・・アンドゲート、２７・・・アップダウン計
数器、２９・・・演算回路、３２・・・主計数器、３３
・・・表示器、Ｔｌ・・・前ゲート時間、Ｔ２・・・後
ゲート時間、Ｔ３・・・主ゲート時間。出願人代理人　　弁理士　鈴江武彦

Claims

【特許請求の範囲】

入力電圧レベルに応じた周波数を有する補助信号（ｇ）
を出力する電圧制御発振器（１５）と、この電圧制御発
振器から出力された前記補助信号の周波数を１／Ｎに分
周する第１の分周器（１７）と、基準信号発振器（１８
）から出力される基準信号（ｄ）の周波数を１／（Ｎ＋
ｎ）に分周する第２の分周器（１９）と、前記各分周器
から出力される出力信号間の位相差を検出して位相差に
応じた電圧信号を前記電圧制御発振器へ送出して位相同
期回路（ＰＬＬ）を形成する位相差検出器（２２）と、
被測定信号（ａ）の周波数を１／Ｍに分周する第３の分
周器（１２）と、この第３の分周器からの分周信号（ｃ
）出力に応動して、前記電圧制御発振器を所定時間（Ｔ
＿０）の間発振を停止させるためのトリガパルス信号（
ｆ）を送出する単安定回路（１３ａ、１３ｂ）と、前記
補助信号と前記基準信号との位相が一致したとき位相一
致信号（ｌ）を出力する位相一致検出回路（１６）と、
前記トリガパルス信号が出力されてから前記位相一致信
号が出力されるまでの前ゲート時間（Ｔ＿１）を設定す
るとともに次の分周信号入力に応動して出力されるトリ
ガパルス信号が出力されてから次の位相一致信号が出力
されるまでの後ゲート時間（Ｔ＿２）を設定する補助ゲ
ート時間設定回路（１４、２５）と、前記前ゲート時間
終了時刻から前記後ゲート時間終了時刻までの主ゲート
時間（Ｔ＿３）を設定する主ゲート時間設定回路（２４
、２６）と、前記主ゲート時間における前記基準信号の
パルス数を計数する主計数器（３２）と、前記前ゲート
時間における補助信号のパルス数を加算計数し、前記後
ゲート時間における補助信号のパルス数を減算計数する
アップダウン計数器（２７）と、前記主計数器の計数値
と前記アップダウン計数器の計数値とから前記被測定信
号の周波数を算出する演算回路（２９）とを備えた周波
数測定装置。