JPH01202672A - 周波数測定装置 - Google Patents
周波数測定装置Info
- Publication number
- JPH01202672A JPH01202672A JP63028124A JP2812488A JPH01202672A JP H01202672 A JPH01202672 A JP H01202672A JP 63028124 A JP63028124 A JP 63028124A JP 2812488 A JP2812488 A JP 2812488A JP H01202672 A JPH01202672 A JP H01202672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- time
- output
- gate time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 238000012360 testing method Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 10
- 230000002441 reversible effect Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 101100293261 Mus musculus Naa15 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は被測定信号の周波数を高精度に測定できるよう
にした周波数測定装置に関する。
にした周波数測定装置に関する。
[従来の技術]
一般に周波数をデジタル的に精度良く測定するレシプロ
カル方式の周波数a1定装置は例えば第3図に示すよう
に構成されている。また、第4図は動作を示すタイムチ
ャートである。すなわち、入力端子1から入力された被
測定信号イは端子10に与えられる設定信号に基づいて
分周比1/Mが決定される分周器2へ入力される。そし
て、リセット端子3からリセット信号口が入力されると
、時刻toにて分周器2から最初の出力パルスが周信号
ハ上に出力され、次段のフリップフロップ4をセットす
る。するとフリップフロップ4のQ出力端子からアンド
ゲート5の一方の入力端子へHレベルのゲート信号二が
出力される。このアンドゲート5の他方の入力端子には
基準信号発振器6から既知の周期Tを有する基準信号ホ
が入力されている。したがって、計数器7は時刻toか
らこのアンドゲート5を通過する基準信号ホのパルス数
を計数開始する。
カル方式の周波数a1定装置は例えば第3図に示すよう
に構成されている。また、第4図は動作を示すタイムチ
ャートである。すなわち、入力端子1から入力された被
測定信号イは端子10に与えられる設定信号に基づいて
分周比1/Mが決定される分周器2へ入力される。そし
て、リセット端子3からリセット信号口が入力されると
、時刻toにて分周器2から最初の出力パルスが周信号
ハ上に出力され、次段のフリップフロップ4をセットす
る。するとフリップフロップ4のQ出力端子からアンド
ゲート5の一方の入力端子へHレベルのゲート信号二が
出力される。このアンドゲート5の他方の入力端子には
基準信号発振器6から既知の周期Tを有する基準信号ホ
が入力されている。したがって、計数器7は時刻toか
らこのアンドゲート5を通過する基準信号ホのパルス数
を計数開始する。
そして、分周器2へ入力されている被測定信号イのパル
ス数がMになった時刻t1時点で分周器2は次の出力パ
ルスを分周信号ハ上に出力する。
ス数がMになった時刻t1時点で分周器2は次の出力パ
ルスを分周信号ハ上に出力する。
その結果、フリップフロップ4がリセットされ、ゲート
信号二がLレベルとなる。そして、計数器7はゲート信
号二がHレベル期間(to−tl )に計数された計数
値りを次段の演算回路8へ送出する。この演算回路8で
は、被測定信号イの周波数Fを(1)式で求めて表示器
9に表示する。
信号二がLレベルとなる。そして、計数器7はゲート信
号二がHレベル期間(to−tl )に計数された計数
値りを次段の演算回路8へ送出する。この演算回路8で
は、被測定信号イの周波数Fを(1)式で求めて表示器
9に表示する。
F−M/ (L−T) ・・・(1)[発
明が解決しようとする課題] しかしながら上記のように構成された周波数測定装置に
おいても次のような問題があった。すなわち、被測定信
号イのパルスに同期して立上がり。
明が解決しようとする課題] しかしながら上記のように構成された周波数測定装置に
おいても次のような問題があった。すなわち、被測定信
号イのパルスに同期して立上がり。
また立下がるゲート信号二の立上がりおよび立下がり時
刻と、基準信号ホの各パルスの立上がり立下がり時刻と
は同期が取れていないので、ゲート信号二の立上がり時
および立下がり時にΔToおよびΔT、の端数時間が生
じる。したがって、この端数時間により周波数測定装置
全体に測定誤差が生じることになる。
刻と、基準信号ホの各パルスの立上がり立下がり時刻と
は同期が取れていないので、ゲート信号二の立上がり時
および立下がり時にΔToおよびΔT、の端数時間が生
じる。したがって、この端数時間により周波数測定装置
全体に測定誤差が生じることになる。
端数時間ΔTO+ ΔTlを小さくして精度よく測定す
るためには、基準信号ホの周波数を高く設定すればよい
のであるが、基準信号ホの周波数を高く設定すると、こ
の基準信号ホを作成する基準信号発振器6や、この基準
信号ホが入力されるアンドゲート5や計数器7の構成回
路素子に高速応答する高価な素子を使用する必要がある
ので、装置全体の製造費が大幅に上昇する聞届がある。
るためには、基準信号ホの周波数を高く設定すればよい
のであるが、基準信号ホの周波数を高く設定すると、こ
の基準信号ホを作成する基準信号発振器6や、この基準
信号ホが入力されるアンドゲート5や計数器7の構成回
路素子に高速応答する高価な素子を使用する必要がある
ので、装置全体の製造費が大幅に上昇する聞届がある。
また、アナログ技術、例えば時間/電圧変換手法等によ
って端数時間ΔTO+ ΔT1を拡大して、誤差分を含
めて測定して演算するレシプロカル方式の周波数711
j定装置が開発されているが、この装置にはアナログ積
分器が組込まれているために、調整が煩雑であるのみな
らず、温度変化や経時変化に起因する誤差が発生しやす
い問題がある。
って端数時間ΔTO+ ΔT1を拡大して、誤差分を含
めて測定して演算するレシプロカル方式の周波数711
j定装置が開発されているが、この装置にはアナログ積
分器が組込まれているために、調整が煩雑であるのみな
らず、温度変化や経時変化に起因する誤差が発生しやす
い問題がある。
本発明は一ヒ記事情に鑑みてなされたものであり、その
目的とするところは、基準信号の周波数を高く設定しな
くとも基準信号の他に位相同期回路(P L L)でゲ
ート信号と同期できる補助信号を用いることによって、
デジタル的に端数時間をも含めて被測定信号の周波数を
高精度に測定できる周波数測定装置を提供することにあ
る。
目的とするところは、基準信号の周波数を高く設定しな
くとも基準信号の他に位相同期回路(P L L)でゲ
ート信号と同期できる補助信号を用いることによって、
デジタル的に端数時間をも含めて被測定信号の周波数を
高精度に測定できる周波数測定装置を提供することにあ
る。
[課題を解決するための手段]
本発明の周波数測定装置は、入力電圧レベルに応じた周
波数を有する補助信号gを出力する電圧制御発振器15
と、この電圧制御発振器から出力された前記補助信号の
周波数を1/Nに分周する第1の分周器17と、基準信
号発振器18から出力される基準信号dの周波数を1/
(N十n)に分周する第2の分周器19と、前記各分
周器から出力される出力信号間の位相差を検出して位相
差に応じた電圧信号を前記電圧制御発振器へ送出して位
相同期回路(P L L)を形成する位相差検出器22
と、被測定信号aの周波数を1/Mに分周する第3の分
周器12と、この第3の分周器からの分周信号C出力に
応動して、前記電圧制御発振器を所定時間Toの間発振
を停止させるためのトリガパルス信号fを送出する単安
定回路13a。
波数を有する補助信号gを出力する電圧制御発振器15
と、この電圧制御発振器から出力された前記補助信号の
周波数を1/Nに分周する第1の分周器17と、基準信
号発振器18から出力される基準信号dの周波数を1/
(N十n)に分周する第2の分周器19と、前記各分
周器から出力される出力信号間の位相差を検出して位相
差に応じた電圧信号を前記電圧制御発振器へ送出して位
相同期回路(P L L)を形成する位相差検出器22
と、被測定信号aの周波数を1/Mに分周する第3の分
周器12と、この第3の分周器からの分周信号C出力に
応動して、前記電圧制御発振器を所定時間Toの間発振
を停止させるためのトリガパルス信号fを送出する単安
定回路13a。
13bと、前記補助信号と前記基準信号との位相が一致
したとき位相一致信号ノを出力する位相−致検出回路1
6と、前記トリガパルス信号が出力されてから前記位相
一致信号が出力されるまでの前ゲート時間Tlを設定す
るとともに次の分周信号入力に応動して出力されるトリ
ガパルス信号が出力されてから次の位相一致信号が出力
されるまでの後ゲート時間T2を設定する補助ゲート時
間設定回路14.25と、前記前ゲート時間終了時刻か
ら前記後ゲート時間終了時刻までの主ゲート時間T3を
設定する主ゲート時間設定回路24゜26と、前記主ゲ
ート時間における前記基準信号のパルス数を計数する主
計数器32と、前記前ゲート時間における補助信号のパ
ルス数を加算計数し、前記後ゲート時間における補助信
号のパルス数を減算計数するアップダウン計数器27と
、前記主計数器の計数値と前記アップダウン計数器の計
数値とから前記被測定信号の周波数を算出する演算回路
29とを備えたものである。
したとき位相一致信号ノを出力する位相−致検出回路1
6と、前記トリガパルス信号が出力されてから前記位相
一致信号が出力されるまでの前ゲート時間Tlを設定す
るとともに次の分周信号入力に応動して出力されるトリ
ガパルス信号が出力されてから次の位相一致信号が出力
されるまでの後ゲート時間T2を設定する補助ゲート時
間設定回路14.25と、前記前ゲート時間終了時刻か
ら前記後ゲート時間終了時刻までの主ゲート時間T3を
設定する主ゲート時間設定回路24゜26と、前記主ゲ
ート時間における前記基準信号のパルス数を計数する主
計数器32と、前記前ゲート時間における補助信号のパ
ルス数を加算計数し、前記後ゲート時間における補助信
号のパルス数を減算計数するアップダウン計数器27と
、前記主計数器の計数値と前記アップダウン計数器の計
数値とから前記被測定信号の周波数を算出する演算回路
29とを備えたものである。
[作用]
このように構成された周波数測定装置において、基準信
号発振器、第1および第2の分周器。
号発振器、第1および第2の分周器。
位相差検出器、電圧制御発振器は位相同期回路(P L
L)を形成しており、第1の分周器と第2の分周器の
分周比の比がN: (N+n)であるので、最終的に
基準信号dと補助信号gとの周期の比はN: (N+
n)となる。また、被測定信号aに同期する第3の分周
器の分周信号Cの出力から所定時間To後に出力される
動作開始信号から始まり位相一致検出回路から出力され
る位相一致信号ノ入力時刻までの間で示される前ゲート
時間T1は補助信号gの周期の整数倍になる。同様に、
後ゲート時間T2も補助信号gの周期の整数倍になる。
L)を形成しており、第1の分周器と第2の分周器の
分周比の比がN: (N+n)であるので、最終的に
基準信号dと補助信号gとの周期の比はN: (N+
n)となる。また、被測定信号aに同期する第3の分周
器の分周信号Cの出力から所定時間To後に出力される
動作開始信号から始まり位相一致検出回路から出力され
る位相一致信号ノ入力時刻までの間で示される前ゲート
時間T1は補助信号gの周期の整数倍になる。同様に、
後ゲート時間T2も補助信号gの周期の整数倍になる。
各ゲート時間TI、T2の終了時点では基準信号dと補
助信号gとは同期しているので、主ゲート時間T3も基
準信号dの整数倍になっている。したがって、被測定信
号aのM倍である分周信号Cの周期TXは(2)式とな
る。
助信号gとは同期しているので、主ゲート時間T3も基
準信号dの整数倍になっている。したがって、被測定信
号aのM倍である分周信号Cの周期TXは(2)式とな
る。
TX = (To +TI )+T3− (To 十’
r2)−T、 十”r3−T2 ・・・
(2)上記(T]−T2)はアップダウン計数器で測定
され、T3は主計数器で測定される。そして、演算回路
でもって被測定信号の周波数Fが(3)式で算出される
。
r2)−T、 十”r3−T2 ・・・
(2)上記(T]−T2)はアップダウン計数器で測定
され、T3は主計数器で測定される。そして、演算回路
でもって被測定信号の周波数Fが(3)式で算出される
。
F−M/T [L十K (N十n)/N] ・”(3
)但し、M:第3の分周器の分周比、T:基準信号の周
期、L:主計数器の計数値、Kニアツブダウン計数器の
:1°数値、N:第1の分周器の分周比、N+n:第2
の分周器。
)但し、M:第3の分周器の分周比、T:基準信号の周
期、L:主計数器の計数値、Kニアツブダウン計数器の
:1°数値、N:第1の分周器の分周比、N+n:第2
の分周器。
[実施例]
以下本発明の一実施例を図面を用いて説明する。
第1図は実施例の周波数測定装置を示すブロック図であ
る。入力端子11から入力される周波数F(周期P)の
被測定信号aは第3の分周器12において端子35に与
えられる分周比設定信号に基づいて1/Mに分周される
。第3の分周器12から出力される分周信号Cは単安定
回路13aへ入力される。この単安定回路13aは分周
信号Cが人力されると人力時刻から所定時間TAだけL
レベルとなる禁止信号eをD型フリップフロップ14の
D入力端子と次段の単安定回路13bへ送出する。単安
定回路13bは禁止信号eがLレベルへ変化すると、す
なわち分周信号Cが単安定回路13aに人力された後、
所定時間T(、(To<TA)だけHレベルとなるトリ
ガパルス信号fを前記り型フリップフロップ14のリセ
ット端子Rへ送出するとともに位相同期回路(P L
L)を構成する電圧制御発振器(VCO)15の制御端
子へ供給する。
る。入力端子11から入力される周波数F(周期P)の
被測定信号aは第3の分周器12において端子35に与
えられる分周比設定信号に基づいて1/Mに分周される
。第3の分周器12から出力される分周信号Cは単安定
回路13aへ入力される。この単安定回路13aは分周
信号Cが人力されると人力時刻から所定時間TAだけL
レベルとなる禁止信号eをD型フリップフロップ14の
D入力端子と次段の単安定回路13bへ送出する。単安
定回路13bは禁止信号eがLレベルへ変化すると、す
なわち分周信号Cが単安定回路13aに人力された後、
所定時間T(、(To<TA)だけHレベルとなるトリ
ガパルス信号fを前記り型フリップフロップ14のリセ
ット端子Rへ送出するとともに位相同期回路(P L
L)を構成する電圧制御発振器(VCO)15の制御端
子へ供給する。
この電圧制御発振器15は制御端子へ供給されるトリガ
パルス信号fのレベルがHレベルになると発振を停止し
、Lレベルになると発振を開始する。すなわち、単安定
回路13bがら出力されるトリガパルス信号fの立上が
りが発振停止信号となり、立下がりが動作開始信号とな
る。この電圧制御発振器15から出力される周期(T+
ΔT)の補助信号gは位相一致検出回路として作用する
D型フリップフロップ16のクロック端子Cへ入力され
るとともに第1の分周器17で1/Nに分周される。一
方、基準信号発振器]8から出力される周期Tを有した
基準信号dは前記り型フリップフロップ16のD入力端
子へ入力されるとともに第2の分周器19にて1/(N
+1)に分周される。第1および第2の分周器17.1
9の出力信号はそれぞれオアゲート20.21を介して
位相差検出器22へ入力される。この位相差検出器22
は第1および第2の分周器17.19から入力された出
力信号間の位相差を検出して、その位相差に応じた電圧
信号をループフィルタ23を介して電圧制御発振器15
へ送出する。しかして、電圧制御発振器15、基準信号
発振器18、第1および第2の分周器17.19、オア
ゲート20゜21、位相差検出器22、ループフィルタ
23は位相同期回路(PLL)を構成する。したがって
、第1および第2の分周回路17.19の出力信号間の
位相差か零になるように電圧制御発振器15から出力さ
れる補助信号gの周波数が制御される。
パルス信号fのレベルがHレベルになると発振を停止し
、Lレベルになると発振を開始する。すなわち、単安定
回路13bがら出力されるトリガパルス信号fの立上が
りが発振停止信号となり、立下がりが動作開始信号とな
る。この電圧制御発振器15から出力される周期(T+
ΔT)の補助信号gは位相一致検出回路として作用する
D型フリップフロップ16のクロック端子Cへ入力され
るとともに第1の分周器17で1/Nに分周される。一
方、基準信号発振器]8から出力される周期Tを有した
基準信号dは前記り型フリップフロップ16のD入力端
子へ入力されるとともに第2の分周器19にて1/(N
+1)に分周される。第1および第2の分周器17.1
9の出力信号はそれぞれオアゲート20.21を介して
位相差検出器22へ入力される。この位相差検出器22
は第1および第2の分周器17.19から入力された出
力信号間の位相差を検出して、その位相差に応じた電圧
信号をループフィルタ23を介して電圧制御発振器15
へ送出する。しかして、電圧制御発振器15、基準信号
発振器18、第1および第2の分周器17.19、オア
ゲート20゜21、位相差検出器22、ループフィルタ
23は位相同期回路(PLL)を構成する。したがって
、第1および第2の分周回路17.19の出力信号間の
位相差か零になるように電圧制御発振器15から出力さ
れる補助信号gの周波数が制御される。
そして最終的に、補助信号gの周期(T+ΔT)は基準
信号dの周期T、に対して(4)式の関係となる。
信号dの周期T、に対して(4)式の関係となる。
(T+ΔT) −T (N+1) /N ・・・(
4)前記り型フリップフロップ16はクロック端子Cへ
入力されている補助信号gがHレベルへ変化した時点で
、D入力端子へ入力されている基準信号dがHレベルの
とき出力端子QがHレベルとなり、LレベルのときLレ
ベルとなる。したがって、補助信号gの立上がりと基準
信号dの立上がりとがほぼ同期したときにQ出力端子の
出力信号がLレベルからHレベルへ変化する。すなわち
、両信号g+ dの位相が一致するとD型フリップフ
ロップ16から位相一致信号lがD型フリップフロップ
14のクロック端子Cへ供給される。
4)前記り型フリップフロップ16はクロック端子Cへ
入力されている補助信号gがHレベルへ変化した時点で
、D入力端子へ入力されている基準信号dがHレベルの
とき出力端子QがHレベルとなり、LレベルのときLレ
ベルとなる。したがって、補助信号gの立上がりと基準
信号dの立上がりとがほぼ同期したときにQ出力端子の
出力信号がLレベルからHレベルへ変化する。すなわち
、両信号g+ dの位相が一致するとD型フリップフ
ロップ16から位相一致信号lがD型フリップフロップ
14のクロック端子Cへ供給される。
D型フリップフロップ14はクロック端子CにHレベル
の位相一致信号ノが入力すると、D入力端子へ入力され
ている禁止信号eの論理値をQ出力端子を介してフリッ
プフロップ24のクロック端子へ移送すると共に、禁止
信号eの反転された論理値を、Q出力端子を介して、各
オアゲート20.21の他方の入力端子、第1および第
2の分周器17.19のリセット端子R1およびアンド
ゲート25へ移送する。D型フリップフロップ14およ
びアンドゲート25は補助ゲート時間設定回路を構成し
てい。フリップフロップ24はクロック端子Cの人力信
号がHレベルへ変化すると、Q出力端子からHレベルの
FFルの出力信号jをアンドゲート26およびアップダ
ウン計数器27の制御端子へ送出する。フリップフロッ
プ24およびアンドゲート26は主ゲート時間設定回路
を構成する。このアップダウン計数器27はインバータ
28およびアンドゲート25を介して入力された補助信
号gのパルス数を計数する。ただし、制御端子の入力信
号jがLレベルの期間はカウントアツプし、入力信号j
がHレベルの期間はカウントダウンする。計数結果には
演算回路29へ送出される。なお、アンドゲート25に
はインバータ30を介して単安定回路13bのトリガパ
ルス信号fが入力されている。さらに、基準信号発振器
18の基準信号dはインバータ31およびアンドゲート
26を介して主計数器32に導かれ、そこでパルス数が
計数される。その計数結果りは演算回路29へ人力され
る。演算回路29においては、(5)式に従って、被測
定信号aの周波数Fを算出゛する。
の位相一致信号ノが入力すると、D入力端子へ入力され
ている禁止信号eの論理値をQ出力端子を介してフリッ
プフロップ24のクロック端子へ移送すると共に、禁止
信号eの反転された論理値を、Q出力端子を介して、各
オアゲート20.21の他方の入力端子、第1および第
2の分周器17.19のリセット端子R1およびアンド
ゲート25へ移送する。D型フリップフロップ14およ
びアンドゲート25は補助ゲート時間設定回路を構成し
てい。フリップフロップ24はクロック端子Cの人力信
号がHレベルへ変化すると、Q出力端子からHレベルの
FFルの出力信号jをアンドゲート26およびアップダ
ウン計数器27の制御端子へ送出する。フリップフロッ
プ24およびアンドゲート26は主ゲート時間設定回路
を構成する。このアップダウン計数器27はインバータ
28およびアンドゲート25を介して入力された補助信
号gのパルス数を計数する。ただし、制御端子の入力信
号jがLレベルの期間はカウントアツプし、入力信号j
がHレベルの期間はカウントダウンする。計数結果には
演算回路29へ送出される。なお、アンドゲート25に
はインバータ30を介して単安定回路13bのトリガパ
ルス信号fが入力されている。さらに、基準信号発振器
18の基準信号dはインバータ31およびアンドゲート
26を介して主計数器32に導かれ、そこでパルス数が
計数される。その計数結果りは演算回路29へ人力され
る。演算回路29においては、(5)式に従って、被測
定信号aの周波数Fを算出゛する。
F−M/T [L十K (N+1)/N] ・・・(
5)演算結果は表示器33にデジタル表示される。
5)演算結果は表示器33にデジタル表示される。
また、図中34はリセット端子であり、このリセット端
子34に人力されたリセット信号すは、各計数器27.
32、演算回路29、フリップフロップ24、第3の分
周器12をリセットする。
子34に人力されたリセット信号すは、各計数器27.
32、演算回路29、フリップフロップ24、第3の分
周器12をリセットする。
このように構成された周波数測定装置の動作を第2図の
タイムチャートを用いて説明する。なお、予め位相同期
回路(P L L)の作用にて電圧制御発振器15の補
助信号gの周期は前述した(4)式のように制御されて
いるとする。
タイムチャートを用いて説明する。なお、予め位相同期
回路(P L L)の作用にて電圧制御発振器15の補
助信号gの周期は前述した(4)式のように制御されて
いるとする。
まず、リセット信号すはフリップフロップ24の出力信
号jをLレベルにし、アップダウン計数器27をカウン
トアツプ側に制御する。そして、リセット信号すが解除
されると、第3の分周器12が起動する。時刻toにて
最初の分周信号Cが出力されると、単安定回路13aの
禁止信号eがLレベルとなる。同時に単安定回路13b
のトリガパルス信号fがHレベルへ立上がり、D型フリ
ップフロップ14がリセットされるとともに電圧制御発
振器15の発振が停止する。また、D型フリップフロッ
プ14のζ出力端子のFF出力信号りのHレベルは、第
1および第2の分周器17゜19をリセット状態に保持
するとともにオアゲー)−20,21を閉じて、位相差
検出器22の再入力をHレベルに固定し位相差検出動作
を停止させ、位相同期回路(P L L)を−時的にホ
ールド状態とする。そして、時刻toから所定時間T。
号jをLレベルにし、アップダウン計数器27をカウン
トアツプ側に制御する。そして、リセット信号すが解除
されると、第3の分周器12が起動する。時刻toにて
最初の分周信号Cが出力されると、単安定回路13aの
禁止信号eがLレベルとなる。同時に単安定回路13b
のトリガパルス信号fがHレベルへ立上がり、D型フリ
ップフロップ14がリセットされるとともに電圧制御発
振器15の発振が停止する。また、D型フリップフロッ
プ14のζ出力端子のFF出力信号りのHレベルは、第
1および第2の分周器17゜19をリセット状態に保持
するとともにオアゲー)−20,21を閉じて、位相差
検出器22の再入力をHレベルに固定し位相差検出動作
を停止させ、位相同期回路(P L L)を−時的にホ
ールド状態とする。そして、時刻toから所定時間T。
経過後の時刻t1になるとトリガパルス信号fがLレベ
ルへ立下がり、その立下がりに同期して電圧制御発振器
15から補助信号gの出力が開始される。
ルへ立下がり、その立下がりに同期して電圧制御発振器
15から補助信号gの出力が開始される。
なお、電圧制御発振器15の周波数はその入力電圧がホ
ールド状態にあるので停止以前の周波数に保持されてい
る。そして、アップダウン計数器27は、反転された補
助信号gのパルス数のカウントアツプ動作を開始する。
ールド状態にあるので停止以前の周波数に保持されてい
る。そして、アップダウン計数器27は、反転された補
助信号gのパルス数のカウントアツプ動作を開始する。
なお、この補助信号gの出力開始瞬間に基準信号dがH
レベルであれば、位相一致回路として動作するD型フリ
ップフロップ16からD型フリップフロップ14へHレ
ベルに立上る本来の位相−致信号とは意味の異なる信号
が供給されるが、この時点ではパルス幅の時間がToく
TAに設定されているために、禁止信号eはLレベルを
維持しているので、FF出力信号りが反転することはな
い。また、仮にが正信号eのLレベルの間に補助信号g
の立上りと基準信号dの立上りとで生じる本来の位相一
致信号lが出力された場合も、この時点でD型フリップ
フロップ14の反転が禁止され、アップダウン計数′a
27はカウントアツプ動作を継続する。
レベルであれば、位相一致回路として動作するD型フリ
ップフロップ16からD型フリップフロップ14へHレ
ベルに立上る本来の位相−致信号とは意味の異なる信号
が供給されるが、この時点ではパルス幅の時間がToく
TAに設定されているために、禁止信号eはLレベルを
維持しているので、FF出力信号りが反転することはな
い。また、仮にが正信号eのLレベルの間に補助信号g
の立上りと基準信号dの立上りとで生じる本来の位相一
致信号lが出力された場合も、この時点でD型フリップ
フロップ14の反転が禁止され、アップダウン計数′a
27はカウントアツプ動作を継続する。
そして、時刻t1から時間Tl経過後の時刻t2におい
て基準信号dと補助信号gとの位相が一致すると、位相
一致信号ノが出力され、D型フリップフロップ14がセ
ットされてQとこの出力信号のレベルが反転する。この
反転したFF出力信号りのLレベルは第1および第2の
分周器17゜19のリセット状態を同時に解除するとと
もにオアゲート20.21を開いて位相同期回路(P
L L)の−時的なホールド状態を解除し、位相同期の
制御を開始する。この時、位相差検出器22は再入力同
時にLレベルとなる立下がりの変化を検出するので、位
相差の補正を出力することなしに位相同期の制御状態と
なる。また、FF出力信号りの反転によりアンドゲート
25が閉じられ、アップダウン計数器27は補助信号g
をに1パルス数だけ計数する。すなわち時間Tlは前ゲ
ート時間を構成する。同時に、フリップフロップ24の
FF出出力信号炉反転するので、アップダウン計数器2
7の計数方向が反転するとともに、アンドゲート26が
開かれ、主計数器32にて基準信号dのパルス数の計数
が開始される。
て基準信号dと補助信号gとの位相が一致すると、位相
一致信号ノが出力され、D型フリップフロップ14がセ
ットされてQとこの出力信号のレベルが反転する。この
反転したFF出力信号りのLレベルは第1および第2の
分周器17゜19のリセット状態を同時に解除するとと
もにオアゲート20.21を開いて位相同期回路(P
L L)の−時的なホールド状態を解除し、位相同期の
制御を開始する。この時、位相差検出器22は再入力同
時にLレベルとなる立下がりの変化を検出するので、位
相差の補正を出力することなしに位相同期の制御状態と
なる。また、FF出力信号りの反転によりアンドゲート
25が閉じられ、アップダウン計数器27は補助信号g
をに1パルス数だけ計数する。すなわち時間Tlは前ゲ
ート時間を構成する。同時に、フリップフロップ24の
FF出出力信号炉反転するので、アップダウン計数器2
7の計数方向が反転するとともに、アンドゲート26が
開かれ、主計数器32にて基準信号dのパルス数の計数
が開始される。
そして、時刻t3にて次の分周信号Cが入力されると、
時刻toの場合と同様の動作で、所定時間To経過後の
時刻t4でアンドゲート25が開き、アップダウン計数
器27は再び補助信号gのパルス数の計数を開始する。
時刻toの場合と同様の動作で、所定時間To経過後の
時刻t4でアンドゲート25が開き、アップダウン計数
器27は再び補助信号gのパルス数の計数を開始する。
この場合、計数方向が逆であるので、前ゲート時間T1
の計数値に1からカウントダウンしていく。
の計数値に1からカウントダウンしていく。
そして、時刻t4から時間T2経過後の時刻t5にて補
助信号gと基準信号dとの位相が一致すると、位相一致
信号lが出力され、D型フリップフロップ14がセット
され、FF出力信号りおよびフリップフロップ24のF
F出出力信号炉反転する。しかして、時刻t5にてアン
ドゲート25.32は閉じられ、主計数器32は基準信
号eをLパルス数計数し、アップダウン計数器27には
補助信号gをに2パルス数だけ減算計数した値K (−
Kl−に2)かに、>K2のとき正数。
助信号gと基準信号dとの位相が一致すると、位相一致
信号lが出力され、D型フリップフロップ14がセット
され、FF出力信号りおよびフリップフロップ24のF
F出出力信号炉反転する。しかして、時刻t5にてアン
ドゲート25.32は閉じられ、主計数器32は基準信
号eをLパルス数計数し、アップダウン計数器27には
補助信号gをに2パルス数だけ減算計数した値K (−
Kl−に2)かに、>K2のとき正数。
K1<K2のとき負数として残される。しかして、時間
T2が後ゲート時間となり、時刻t2から時刻t5まで
の時間T3が主ゲート時間となる。
T2が後ゲート時間となり、時刻t2から時刻t5まで
の時間T3が主ゲート時間となる。
主計数器32およびアップダウン計数器27にて得られ
た各計数値り、Kを演算回路29で前述の(5)式を用
いて被測定信号aの周波数Fが求まる。
た各計数値り、Kを演算回路29で前述の(5)式を用
いて被測定信号aの周波数Fが求まる。
このように構成された周波数測定装置であれば、被測定
信号aの立上がりが基準信号dに同期するまでその長さ
が可変調整される前ゲート時間T1および後ゲート時間
T2を設定することによって、端数時間による測定誤差
を第3図に示した従来装置に比較して大幅に圧縮できる
。
信号aの立上がりが基準信号dに同期するまでその長さ
が可変調整される前ゲート時間T1および後ゲート時間
T2を設定することによって、端数時間による測定誤差
を第3図に示した従来装置に比較して大幅に圧縮できる
。
また、第1の分周器17と第2の分周器19との分周比
の比をN: (N+1)程度に設定すると、補助信号
gの周波数も基弗信号dの周波数と比較して大きく変化
しないので、各電子構成部材を格別高周波に対応するも
のを使用する必要ない。したがって、製造費の上昇を最
少限に抑制した状態で測定精度を大幅に向上できる。
の比をN: (N+1)程度に設定すると、補助信号
gの周波数も基弗信号dの周波数と比較して大きく変化
しないので、各電子構成部材を格別高周波に対応するも
のを使用する必要ない。したがって、製造費の上昇を最
少限に抑制した状態で測定精度を大幅に向上できる。
[発明の効果]
以上説明したように本発明によれば、基準信号の他に位
相同期回路(PLL)でゲート信号と同期できる補助信
号を用いている。その結果、簡単な回路構成で製造費を
大幅に上昇させることなく端数時間をも含めて被測定信
号の周波数を高精度に測定できる。
相同期回路(PLL)でゲート信号と同期できる補助信
号を用いている。その結果、簡単な回路構成で製造費を
大幅に上昇させることなく端数時間をも含めて被測定信
号の周波数を高精度に測定できる。
第1図は本発明の一実施例に係わる周波数測定装置を示
すブロック図、第2図は同実施例の動作を示すタイムチ
ャート、第3図は従来の周波数測定装置を示すブロック
図、第4図は同従来装置の動作を示すタイムチャートで
ある。 12・・・第3の分周器、13a、13b・・・単安定
回路、14.16・・・D型フリップフロップ、15・
・・電圧制御発振器、17・・・第1の分周器、18・
・・基り信号発振器、19・・・第2の分周器、22・
・・位相差検出器、24・・・フリップフロップ、25
゜26・・・アンドゲート、27・・・アップダウン計
数器、29・・・演算回路、32・・・主計数器、33
・・・表示器、Tl・・・前ゲート時間、T2・・・後
ゲート時間、T3・・・主ゲート時間。 出願人代理人 弁理士 鈴江武彦
すブロック図、第2図は同実施例の動作を示すタイムチ
ャート、第3図は従来の周波数測定装置を示すブロック
図、第4図は同従来装置の動作を示すタイムチャートで
ある。 12・・・第3の分周器、13a、13b・・・単安定
回路、14.16・・・D型フリップフロップ、15・
・・電圧制御発振器、17・・・第1の分周器、18・
・・基り信号発振器、19・・・第2の分周器、22・
・・位相差検出器、24・・・フリップフロップ、25
゜26・・・アンドゲート、27・・・アップダウン計
数器、29・・・演算回路、32・・・主計数器、33
・・・表示器、Tl・・・前ゲート時間、T2・・・後
ゲート時間、T3・・・主ゲート時間。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 入力電圧レベルに応じた周波数を有する補助信号(g)
を出力する電圧制御発振器(15)と、この電圧制御発
振器から出力された前記補助信号の周波数を1/Nに分
周する第1の分周器(17)と、基準信号発振器(18
)から出力される基準信号(d)の周波数を1/(N+
n)に分周する第2の分周器(19)と、前記各分周器
から出力される出力信号間の位相差を検出して位相差に
応じた電圧信号を前記電圧制御発振器へ送出して位相同
期回路(PLL)を形成する位相差検出器(22)と、
被測定信号(a)の周波数を1/Mに分周する第3の分
周器(12)と、この第3の分周器からの分周信号(c
)出力に応動して、前記電圧制御発振器を所定時間(T
_0)の間発振を停止させるためのトリガパルス信号(
f)を送出する単安定回路(13a、13b)と、前記
補助信号と前記基準信号との位相が一致したとき位相一
致信号(l)を出力する位相一致検出回路(16)と、
前記トリガパルス信号が出力されてから前記位相一致信
号が出力されるまでの前ゲート時間(T_1)を設定す
るとともに次の分周信号入力に応動して出力されるトリ
ガパルス信号が出力されてから次の位相一致信号が出力
されるまでの後ゲート時間(T_2)を設定する補助ゲ
ート時間設定回路(14、25)と、前記前ゲート時間
終了時刻から前記後ゲート時間終了時刻までの主ゲート
時間(T_3)を設定する主ゲート時間設定回路(24
、26)と、前記主ゲート時間における前記基準信号の
パルス数を計数する主計数器(32)と、前記前ゲート
時間における補助信号のパルス数を加算計数し、前記後
ゲート時間における補助信号のパルス数を減算計数する
アップダウン計数器(27)と、前記主計数器の計数値
と前記アップダウン計数器の計数値とから前記被測定信
号の周波数を算出する演算回路(29)とを備えた周波
数測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63028124A JP2524617B2 (ja) | 1988-02-09 | 1988-02-09 | 周波数測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63028124A JP2524617B2 (ja) | 1988-02-09 | 1988-02-09 | 周波数測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01202672A true JPH01202672A (ja) | 1989-08-15 |
JP2524617B2 JP2524617B2 (ja) | 1996-08-14 |
Family
ID=12240042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63028124A Expired - Fee Related JP2524617B2 (ja) | 1988-02-09 | 1988-02-09 | 周波数測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2524617B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194902A (ja) * | 2008-02-14 | 2009-08-27 | Hynix Semiconductor Inc | 位相同期装置 |
CN104931779A (zh) * | 2015-05-08 | 2015-09-23 | 中国电子科技集团公司第四十一研究所 | 一种单路实现连续频率测量方法 |
CN110618289A (zh) * | 2019-10-30 | 2019-12-27 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种发动机转速监控电路 |
CN116908537A (zh) * | 2023-09-13 | 2023-10-20 | 西安西电高压开关有限责任公司 | 一种电流电压频率计算电路和方法 |
-
1988
- 1988-02-09 JP JP63028124A patent/JP2524617B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194902A (ja) * | 2008-02-14 | 2009-08-27 | Hynix Semiconductor Inc | 位相同期装置 |
CN104931779A (zh) * | 2015-05-08 | 2015-09-23 | 中国电子科技集团公司第四十一研究所 | 一种单路实现连续频率测量方法 |
CN110618289A (zh) * | 2019-10-30 | 2019-12-27 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种发动机转速监控电路 |
CN116908537A (zh) * | 2023-09-13 | 2023-10-20 | 西安西电高压开关有限责任公司 | 一种电流电压频率计算电路和方法 |
CN116908537B (zh) * | 2023-09-13 | 2023-12-19 | 西安西电高压开关有限责任公司 | 一种电流电压频率计算电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2524617B2 (ja) | 1996-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06244717A (ja) | 発振器クロック信号生成回路 | |
JPH0587954A (ja) | 微小時間計測方法及び微小時間計測装置 | |
JPS5920988B2 (ja) | 信号処理装置 | |
JPH0371064A (ja) | ゲート発生回路 | |
JPH01202672A (ja) | 周波数測定装置 | |
US7184470B2 (en) | Method and apparatus for measurement of jitter | |
JPS6328266B2 (ja) | ||
JP2649823B2 (ja) | 短期および長期の時間測定のための著しく一定した安定性を有する時間標準装置 | |
RU2210785C2 (ru) | Цифровой частотомер | |
JP2742642B2 (ja) | 発振同期型周波数等変化測定法及びその装置 | |
JPH0675083B2 (ja) | 周波数カウンタ装置 | |
GB2031672A (en) | Digital frequencyprocess and method using frquency shifting techniques especially for low frequency measurements | |
US3857274A (en) | Apparatus for rapidly evaluating the rate of a timekeeper | |
JPH058995B2 (ja) | ||
Nizamani | A novel frequency comparator: applications in frequency meters and in difference clocks for generator frequency error monitors | |
JPH10135796A (ja) | 外部同期方法及び外部同期回路 | |
JPH0250655B2 (ja) | ||
US6198321B1 (en) | Device for the generation of a drive signal phase-shifted with respect to an external synchronization | |
SU1370646A1 (ru) | Калибратор временных интервалов | |
SU1709266A2 (ru) | Устройство дл измерени девиации частоты линейно-частотно-модулированного колебани | |
JPS61288259A (ja) | マイクロコンピユ−タ | |
JPS5822718B2 (ja) | シユウハスウソクテイソウチ | |
JP2912680B2 (ja) | デジタル位相同期装置 | |
JPH03268607A (ja) | 周波数比較器 | |
RU1785073C (ru) | Преобразователь врем -код |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |