JPH03268607A - 周波数比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基準信号周波数に同期した信号を発生する同
期発振器に用いられる周波数比較器に関する゛。特に、
同期発振器の出力周波数と基準信号周波数の差を検出し
、同期引き込み制御のための周波数誤差信号を生成する
周波数比較器に関する。

〔従来の技術〕

基準信号周波数に同期した信号を発生する同期発振器は
、周波数シンセサイザや同期復調器に広く用いられてい
る。

同期発振器では、位相同期ループ（ＰＬＬ）あるいは周
波数同期ループ（ＦＬＬ）により同期引き込み制御を行
っているが、実用に供されているものの多くはＰＬＬが
用いられている。これは、ＰＬＬが周波数誤差を積分し
た位相誤差を検出することにより、基準信号周波数に完
全に同期した信号を発生させることが容易であり、かつ
回路構成がディジタル集積回路を用いて無調整に実現で
きることが大きな要因になっている。

しかし、ＰＬ−Ｌは帰還ループ内に積分要素（ループフ
ィルタ）を含むので、ループの応答時間はこの積分要素
によって制限され、応答時間の高速化には限界があった
。

一方、ＦＬＬは検出された周波数誤差信号により直接発
振周波数を制御する構成であり、ＰＬＬのような積分要
素が必要ないので高速化は比較的容易である。ただし、
周波数比較器に周波数の比較誤差があれば、基準信号周
波数に完全に同期した信号を発生させることはできない
。

第７図は、従来の周波数比較器の構成例を示すブロック
図である。

図において、基準信号入力端子１１に取り込まれる基準
信号（周波数ｆ、）および被測定信号入力端子１２に取
り込まれる被測定信号（周波数ｆＸ）は、乗算器（ミキ
サ）７１に入力されるとともに、周波数大小比較回路７
２に入力される。乗算器７■では、各入力信号の差周波
数（Ｉｆ）ｆ　　ｆ＋＋Ｉ）に対応するビート信号が得
られ、その出力は低域通過フィルタ（ＬＰＦ）７３を介
して周波数カウンタ７４に入力される。周波数カウンタ
７４の出力は、周波数誤差信号として周波数誤差出力端
子７５に取り出される。周波数大小比較回路７２の出力
は、周波数誤差の極性信号として極性出力端子７６に取
り出される。

〔発明が解決しようとする課題〕

ところで、周波数カウンタ７４は、被測定信号の周波数
ｆ、と基準信号の周波数ｆ、との差周波数を直接測定し
ており、例えば０．１Ｈｚの周波数差を検出するには約
１０秒の時間が必要であった。

すなわち、周波数誤差の測定精度は測定時間Ｔに依存し
、例えばＴ＝１ｎ＋ｓの測定時間では、１／Ｔ　＝　１
　ｋＨｚ程度の精度が限界であり、この周波数比較器を
用いた同期発振器では基準信号周波数に対して最大１　
ｋＨｚ程度の誤差が残ることになる。

なお、この誤差をさらに小さくするには測定時間Ｔを長
くすればよいが、ＦＬＬの利点である高速引き込み特性
を犠牲にしなければならない。

本発明は、二つの入力信号の周波数差を短時間でかつ高
精度に検出することができる周波数比較器を提供するこ
とを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理構成を示すブロック図である。

なお、第１図（１）は請求項１に記載の発明に対応し、
第１図（２）は請求項２に記載の発明に対応する。

すなわち、請求項１に記載の本発明は、二つの入力信号
の位相差に比例したパルス幅を有する位相誤差信号を出
力する位相比較手段と、位相誤差信号のパルス幅が所定
値を越えたときに検出信号を出力するパルス幅検出手段
と、二つの入力信号の位相の一致を検出して測定開始時
刻を設定し、この測定開始時刻から検出信号が最初に入
力されるまでの時間を測定し、その測定値を二つの入力
信号の周波数誤差信号として出力する時間測定手段とを
備えて構成する。

請求項２に記載の発明は、請求項１に記載の周波数比較
器において、位相比較手段の少なくとも一方の入力段に
リセット可能な分周器を挿入し、時間測定手段は、分周
器がリセットされる時刻を測定開始時刻に設定する構成
である。

〔作　用〕

本発明の周波数比較器では、パルス幅検出手段で二つの
入力信号の周波数誤差による位相回転の量が所定値に達
するタイミングを検出する。時間測定手段は、この検出
信号により周波数誤差による位相回転量が所定値に達す
るまでの時間を測定し、この時間情報をもとに周波数誤
差信号を生成する。

したがって、誤差周波数の１周期に比べて極めて短い時
間で周波数誤差を検出することができる。

なお、位相回転量は位相比較手段により時間可変量とし
て、容易かつ正確に求めることができるので、周波数誤
差を高精度に測定することが可能である。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、請求項１に記載の発明に対応する実施例構成
を示すブロック図である。

図において、基準信号入力端子１１に取り込まれる基準
信号（周波数ｒ　ｍ　）　（ａ）および被測定信号入力
端子１２に取り込まれる被測定信号（周波数ｒ、）（ｂ
）は、ディジタル位相比較器２１に入力されるとともに
時間測定回路２３に入力される。

ディジタル位相比較器２１の位相比較部２１゜は、各入
力信号の立ち下がりで位相比較する構成であり、被測定
信号［有］）が基準信号（ａ）に比べて位相が遅れてい
るときに端子Ｕに百出力（ｃｌ）を出力し、被測定信号
０））が基準信号（ａ）に比べて位相が進んでいるとき
に端子りに百出力（ｅ）を出力する。なお、百出力（ｄ
）および百出力（ｅ）は、その位相差に相当する時間だ
けローレベルとなるパルスである。また、ここに示す９
個のナンド回路で構成される位相比較部２１．は、公知
のものである。

位相比較部２１＋の端子Ｕおよび端子すに取り出される
百出力（ｄ）、百出力（ｅ）は、ナンド回路２１□を介
して正論理パルスに変換されて位相誤差信号Ｐとして出
力される。また、百出力（ｄ）がセット端子Ｓに入力さ
れ、百出力（ｅ）がリセット端子Ｒに入力されるＲ３型
フリップフロップ２１．は、百出力（ｄ）および百出力
（ｅ）に応じてハイレベルあるいはローレベルを出力す
る構成であり、基準信号（ａ）と被測定信号の）の周波
数誤差の極性を示す極性信号（ｆ）を出力する。

ディジタル位相比較器２１が出力する位相誤差信号Ｐが
人力されるパルス幅検出器２５は、位相誤差信号Ｐから
遅延時間τだけ遅延させた位相誤差信号Ｐ′を生成する
遅延回路２５１と、位相誤差信号Ｐとそれを遅延させた
位相誤差信号Ｐ′との論理積をとるアンド回路２５□と
を有し、位相誤差信号Ｐのパルス幅が所定値（τ）以上
のときに検出信号（８）を発生する構成である（第３図
（２））。

時間測定回路２３の位相一致検出器２３．は、入力され
る基準信号（ａ）および被測定信号（ｂ）の位相が一致
したときに測定開始信号を出力する。この測定開始信号
は、Ｒ３型フリップフロップ２３□を介してカウントイ
ネーブル信号（ハ）として保持され、アンド回路２３．
で基準信号（ａ）との論理積がとられる。アンド回路２
３．が出力するカウンタ入力パルス（ｉ）は周波数カウ
ンタ２３４で計数され、その計数値はラッチ回路２３．
でラッチされ、周波数誤差信号として周波数誤差出力端
子１５に送出される。

パルス幅検出器２５が出力する検出信号（粉は、Ｒ３型
フリップフロップ２３□および周波数カウンタ２３４の
リセット信号として入力され、さらにラッチ回路２３５
のラッチ信号として入力される。なお、Ｒ３型フリップ
フロップ２３□のリセットタイミングおよびラッチ回路
２３．のラッチタイミングは検出信号（６）の立ち上が
りとし、周波数カウンタ２３４のリセットタイミングは
その立ち下がりとする。

極性出力端子１６には、ディジタル位相比較器２１のＲ
３型フリップフロップ２１．が出力する極性信号（ｆ）
が取り出される。

以下、第３図に示すタイムチャートを参照して本実施例
の動作について説明する。

なお、ここでは被測定信号（ｆ、）（ｂ）が基準信号（
「Ｒ）（ａ）に対して僅かに周波数が低いものとし、両
者の位相が一致した時刻を測定開始時刻（１＝０）とす
る。

したがって、１＝０では、時間測定回路２３の位相一致
検出器２３．で一致検出が行われ、ＳＲ型ラフリップフ
ロップ２３□ら出力されるカウントイネーブル信号（ハ
）がハイレベルとなる。また、基準信号（ａ）と被測定
信号（ｂ）の位相差φ（ｔ）　（ｃ）は直線的に増加し
、ディジタル位相比較器２１の位相比較部２１．の端子
Ｕには、位相差φ（１）に比例したパルス幅を有するパ
ルス列（負論理）の百出力（ｄ）が取り出される。一方
、端子りに取り出される百出力（ｅ）はハイレベルに保
持される。

なお、百出力（ｄ）は、ナンド回路２１□を介して正論
理パルスに変換され、位相誤差信号Ｐとしてパルス幅検
出器２５に送出される。また、Ｕ出力（ｄ）でセットさ
れるＲ３型フリップフロップ２１：Ｉの出力は、最初の
Ｕ出力（ｄ）でハイレベルに保持され、被測定信号（ｂ
）の位相遅れを示す極性信号（ｆ）として極性出力端子
１６に取り出される。

パルス幅検出器２５では、遅延回路２５１の遅延時間τ
よりも長いパルス幅の位相誤差信号Ｐが入力されたとき
に、その差分のパルス幅を有する検出信号（（至）を出
力する。

時間測定回路２３では、この検出信号（８）の立ち上が
りエツジでカウントイネーブル信号（ハ）がローレベル
になる。すなわち、時間測定回路２３の周波数カウンタ
２３４では、カウントイネーブル信号（ハ）がハイレベ
ルとなる測定開始時刻（１＝０）から、検出信号（檜が
出力される時刻までの時間Ｔが基準信号（ａ）を用いて
計数され、その計数値がラッチ回路２３．でラッチされ
て周波数誤差出力端子１５に取り出される。

ところで、周波数カウンタ２３４の計数値ｎは、基準信
号（ａ）と被測定信号（ｂ）の周波数差が大きいほど小
さくなるので、計数値ｎ、遅延回路２５．に設定される
遅延時間τおよび基準信号（ａ）の周波数ｆヮを用いて
周波数誤差１ｒｘ　　Ｉｌｌを求めることができる。

すなわち、ｎとｆａとの間には、 の関係があり、この式から周波数誤差１ｒｘ−ｒＲｌに
ついて求めると、 となる。ここで、τｆＲ＜＜１、かつｎ＞１に選ぶと、
上式は近似的に （ｒｆ＊／ｎ）ｆｘ　＜　ｌｆｘ　　ｆａＩ　＜（ｒｆ
＊／（ｎ　　１））ｂとなり、周波数誤差を求めること
ができる。

なお、位相誤差信号Ｐを入力するパルス幅検出器２５に
おいて、基準信号（ａ）と被測定信号（ｂ）の位相差φ
（１）が、例えば０，０１　Ｘ　２　ｔｔ　（ｒａｄ）
になったときに検出信号（（至）を出力するように設定
すれば、周波数誤差を検出するための時間Ｔ（＝ｎ／ｆ
Ｒ）は、周波数誤差の１周期に相当する時間の１００分
の１の時間に短縮される。すなわち、基準信号（ａ）の
周波数ｆ　＊　＝１０ｋＨｚとし、被測定信号（１））
の周波数誤差をその１０ｐｐｍに相当する０、１Ｈｚの
精度で検出するためには、従来では１０秒の時間が必要
であったが、本実施例では０．１秒（Ｔ　＝　１０／１
００）の時間で検出可能となる。

ところで、このときにはｎ＝１０００となり、［、＝　
１０ｋ）ｌｚであればＴ＝０．１秒であり、これが周波
数誤差の１００分の１周期に相当することから、周波数
誤差の１周期は１０秒となり、０．１Ｈｚの誤差として
検出される。

なお、パルス幅検出器２５では、そのために周波数ｒ、
ｌの１周期（１００μ秒）の１００分の１の時間幅の位
相誤差信号Ｐを検出する必要がある。すなわち、遅延回
路２５．の遅延時間τは、位相誤差信号Ｐのパルス幅１
μ秒で検出信号（６）が出力されるように設計されなけ
ればならないが、この程度の遅延時間は容易に実現可能
である。

また、ディジタル位相比較器２１は、位相差を時間可変
量として出力するので無調整で高精度が得られ、０．０
ＩＸ２π（ｒａｄ）以下の位相差でも正確な位相誤差信
号Ｐを出力することが可能であり、パルス幅検出器２５
あるいは時間測定回路２３の測定精度に影響を与えるこ
とはない。

ところで、第２図および第３図を用いて説明した実施例
構成では、基準信号（ａ）と被測定信号ら）の位相が一
致した時刻を検出して測定開始時刻としているので、周
波数誤差の測定は周波数誤差の１周期に相当する時間ご
とにならざるを得ない。

したがって、請求項２に記載の発明に対応する実施例で
は、基準信号（ａ）と被測定信号（ｂ）の周波数誤差の
測定を任意の時間に行うための構成について示す。

第４図は、請求項２に記載の発明に対応する実施例構成
を示すブロック図である。

図において、ディジタル位相比較器２１およびパルス幅
検出器２５の構成については、第２図に示すものと同様
である。

本実施例では、被測定信号（ｂ）′の周波数をＭ×ｒ８
とし、分周比Ｍのリセット端子付分周器４１に入力する
。一方、測定開始信号入力端子４３に取り込まれる測定
開始信号（ｊ）はＤ型フリップフロップ４５に入力され
、基準信号（ａ）に同期したリセット信号（ト）として
出力させる。リセット信号（ロ）は、リセット端子付分
周器４１のリセット端子Ｒに入力され、分周器出力信号
（位相比較周波数ｆＸ）（１）としてディジタル位相比
較器２１に入力される。

さらに、リセット信号（２）は時間測定回路２３′に入
力される。

時間測定回路２３′では、測定開始信号を得るための位
相一致検出器は不要となり、リセット信号（ロ）を反転
回路２３６を介してＲ３型フリップフロップ２３□に取
り込み、カウンタイネーブル信号（ハ）を出力させる。

Ｒ３型フリップフロップ２３゜以降のアンド回路２３３
、周波数カウンタ２３４およびラッチ回路２３５は、第
２図に示すものと同様であり、パルス幅検出器２５が出
力する検出信号（（至）によりリセットあるいはラッチ
動作が制御される。

なお、例えば周波数シンセサイザでは、電圧制御発振器
（ＶＣＯ）の出力周波数は、−船釣に基準信号の周波数
に比べて非常に高いので、電圧制御発振器の出力信号を
被測定信号として基準信号との位相比較を行う場合には
、第４図に示すような位置で分周器が用いられる。ここ
で、この分周器の分周比を可変とし、分周器出力信号と
基準信号との周波数が一致するように制御すれば周波数
シンセサイザとして働く。

以下、第５図に示すタイムチャートを参照して本実施例
の動作について説明する。

本実施例では、任意のタイミングで測定開始信号（ｊ）
がＤ型フリップフロップ４５に入力され、基準信号（ａ
）の立ち下がりでリセット信号（ロ）が出力される。被
測定信号（ｂ）′が入力されるリセット端子付分周器４
１では、このリセット信号仮）によりリセット動作が行
われ、その立ち下がりで分周動作が開始される。したが
って、被測定信号（ｂ）′を分周して得られる分周器出
力信号（１）はリセット解除時刻１＝１＊で、強制的に
基準信号（ａ）の位相に一致させることができる。

すなわち、このリセット解除時刻Ｌ８を測定開始時刻と
し、以下同様にして、パルス幅検出器２５から検出信号
（６）が出力されるまでの時間Ｔが時間測定回路２３′
で測定される。なお、時間測定回路２３′のＳＲ型ラフ
リップフロップ２３が正のエツジトリガタイプとすれば
、リセット信号（ロ）は反転回路２３．を介してそのセ
ット端子Ｓに入力され、検出信号（（至）がリセット端
子Ｒに入力される。

このように、本実施例では、僅かな周波数差を短時間で
かつ高精度に測定でき、さらに測定開始時刻を任意に設
定することができる。

ところで、本実施例ではリセット端子付分周器４１を用
い、被測定信号（ｂ）′に対するリセット処理により基
準信号（ａ）との位相を一致させ、測定開始時刻を設定
しているが、逆に基準信号に対してリセット処理を行い
、被測定信号との位相を一致させるようにしてもよい。

なお、この場合には、Ｄ型フリップフロップ４５は被測
定信号に同期してリセット信号（財）を出力し、基準信
号の周波数は位相比較周波数ｆＲのＭ倍とする。

また、本発明は周波数同期ループ（ＦＬＬ）に用いられ
る周波数比較器としてばかりでなく、位相同期ループ（
ＰＬＬ）の周波数引き込み補助手段として用いることが
可能である。

第６図は、ＰＬＬ周波数シンセサイザの構成例を示すブ
ロック図である。

図において、電圧制御発振器（ＶＣＯ）６０の出力信号
は、周波数シンセサイザの出力として取り出されるとと
もに、可変分周器６１を介して位相比較器６２に入力さ
れる。位相比較器６２では基準発振器６３が出力する基
準信号との位相比較が行われ、その位相誤差信号はルー
プフィルタ６４を介して電圧制御発振器６０に入力され
、発振周波数が制御される。

ここで、チャネル指定制御部６５は、チャネル切り替え
に応じて可変分周器６１の分周比を設定するとともに、
切り替え後の周波数に相当する制御電圧をディジタル−
アナログ変換器（Ｄ−Ａ）６６で発生させ、加算器６７
でループフィルタ６４の出力に加算して電圧制御発振器
６０に印加する。

ところで、電圧制御発振器６０の制御特性は、温度変化
その他の要因によって変動するので、ディジタル−アナ
ログ変換器６６から与えられる制御電圧が最適値からず
れ、高速の周波数引き込みができないことがあった。

したがって、本発明の周波数比較器６８で可変分周器６
１のリセットを行い、基準発振器６３が出力する基準信
号と可変分周器６１の出力信号との周波数誤差を高精度
に測定する。ここで測定された周波数誤差信号を補償回
路６９に送出し、チャネル指定制御部６５が出力する制
御電圧データの補償を行うことにより、確実に高速周波
数切り替え処理を行うことができる。

なお、ＰＬＬ周波数シンセサイザに用いられる位相比較
器６２と、本発明の周波数比較器６８を構成するディジ
タル位相比較器（２１）は共用可能である。また、周波
数比較器６８として第４図に示す構成のものを用いた場
合には、さらに可変分周器６１の共用が可能である。

〔発明の効果〕

上述したように、本発明は、二つの入力信号の微小な周
波数差を短時間で高精度に測定することができる。した
がって、周波数同期ループに用いた同期発振器に適用す
れば、高速引き込み特性を犠牲にすることなく、周波数
同期精度を著しく向上させることができる。特に、発振
周波数に対してチャネル間隔が小さい周波数シンセサイ
ザには極めて有効である。

また、周波数同期ループばかりでなく、位相同期ループ
の周波数引き込み補助手段として用いることにより、周
波数切り替え時の周波数引き込みの高速化が可能となり
、確実かつ高速な周波数切り替えが容易となる。

このように、本発明は広く同期発振器に利用することが
でき、その周波数精度の向上および高速引き込みを可能
にする。また、本発明の周波数比較器は、比較的小規模
のディジタル回路で構成できるので、集積化が容易であ
り、かつ無調整および低消費電力化が可能である。

したがって、例えば携帯無線機、自動車電話無線機、衛
星通信機器に内蔵される周波数シンセサイザの局部発振
器や各種同期回路に適しており、これらの機器において
高速のチャネル切り替えや高速アクセスを可能にするこ
とができる。

【図面の簡単な説明】

第１図は本発明の原理構成を示すブロック図。 第２図は請求項１に記載の発明に対応する実施例構成を
示すブロック図。 第３図は請求項１に対応する実施例動作を説明するタイ
ムチャート。 第４図は請求項２に記載の発明に対応する実施例構成を
示すブロック図。 第５図は請求項２に対応する実施例動作を説明するタイ
ムチャート。 第６図はＰＬＬ周波数シンセサイザの構成例を示すブロ
ック図。 第７図は従来の周波数比較器の構成例を示すブロック図
。 １１・・・基準信号入力端子、１２・・・被測定信号入
力端子、１５・・・周波数誤差出力端子、１６・・・極
性出力端子、２１・・・ディジタル位相比較器、２３・
・・時間測定回路、２５・・・パルス幅検出器、４１・
・・分周器（１／Ｍ）、４３・・・測定開始信号入力端
子、４５・・・Ｄ型フリップフロップ。 （１） （２） 第 図 〔１〕 （２）

Claims (2)

【特許請求の範囲】
1. （１）二つの入力信号の位相差に比例したパルス幅を有
   する位相誤差信号を出力する位相比較手段と、前記位相
   誤差信号のパルス幅が所定値を越えたときに検出信号を
   出力するパルス幅検出手段と、前記二つの入力信号の位
   相の一致を検出して測定開始時刻を設定し、この測定開
   始時刻から前記検出信号が最初に入力されるまでの時間
   を測定し、その測定値を前記二つの入力信号の周波数誤
   差信号として出力する時間測定手段と を備えたことを特徴とする周波数比較器。
2. （２）請求項１に記載の周波数比較器において、位相比
   較手段の少なくとも一方の入力段にリセット可能な分周
   器を挿入し、 時間測定手段は、前記分周器がリセットされる時刻を測
   定開始時刻に設定する構成である ことを特徴とする周波数比較器。