JPH01194534A - データ受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速データを受信する回路に関し、特にフレー
ム同期信号の検出回路を備えたデータ受信回路に関する
ものである。

〔従来の技術〕

伝送路を通じて送られてくるデータを受信する回路では
、データの伝送速度が早くなるとデータを高速で処理す
ることが必要となり、そのため回路に用いる素子にも高
速処理を行えるものを用いなければならない。しかし、
このような特殊な素子を用いることなく高速データの処
理を行うため、データの並列処理を行うことが可能であ
る。

すなわち、送信側で伝送データを例えば２つに分けて並
列処理を行い、その後データを多重化して伝送路に送出
する。そして受信側ではその多重化されたデータを分離
し、送信側と同様に並列処理を行う。その結果並列処理
を行う回路部分では伝送路のデータ伝送速度の半分の速
度で処理を行うことができる。

このような並列処理を行う場合の伝送データの例を第２
図に示す。送信側では送信すべきデータをＡ、８２つの
データ（Ａｌ、Ａ２．・・・、Ｂ１゜Ｂ２．・・・）に
分け、第２図（ａ）に示すように１ビツトずつ交互に時
分割で送信する。そして受信側では第２図（ｂ）、　（
Ｃ）に示すようにＡ、８２つのデータに分離する。この
段階でデータ速度は半分に低下するので、データ処理は
容易となる。

第３図にこのようなデータの分離および同期信号の検出
を行う従来のデータ受信回路を示す。同期検出回路２０
は伝送路から端子ｉに入力された信号から伝送路フレー
ムのフレーム同期信号を検出し、検出した同期信号を端
子ｌから出力し、また分離回路１０に与える。分離回路
１０は同期検出回路２０から与えられた同期信号をもと
に端子ｉから入力される多重化されたデータがＡデータ
であるかＢデータであるかを区別して分離し、Ａデータ
は端子ｊから、Ｂデータは端子ｋから出力する。

〔発明が解決しようとする課題〕

従来のデータ受信回路は、上述のような簡単な回路構成
で同期信号の検出、および伝送路からの多重化されたデ
ータの分離を行うことができる。

しかし、入力データをそのままの速度で処理するので、
同期検出回路には高い処理速度が要求される。

本発明の目的は、このような欠点を除去し、従来の半分
の処理速度で動作する同期検出回路を用いて構成したデ
ータ受信回路を提供することにある。

〔課題を解決するための手段〕

本発明は、時分割で多重化された２種類のデータを受信
するデータ受信回路において、前記２種類のデータを第
１および第２のデータに分離し、第１および第２の出力
端子から出力する分離回路と、 この分離回路の第１の出力端子からの信号に含まれる第
１のデータの同期信号を検出して出力し、この同期信号
を検出できないときは同期外れ信号を出力する第１の同
期検出回路と、 分離回路の第１の出力端子からの信号に含まれる第２の
データの同期信号を検出して出力する第２の同期検出回
路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第２の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第１の出力端子からのデータを出力する第１の選択
回路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第１の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第２の出力端子からのデータを出力する第２の選択
回路と、 第１の同期検出回路が同期外れ信号を出力したとき、第
２の同期検出回路からの同期信号を出力し、第１の同期
検出回路が同期外れ信号を出力しないとき、第１の同期
検出回路からの同期信号を出力する第３の選択回路とを
備えたことを特徴とする。

〔実施例〕 次に本発明の実施例について図面を参照して説明する。

第１図は本発明によるデータ受信回路を示す回路図であ
る。この回路は、分離回路１０１、第１および第２の同
期検出回路１０５　、１０６　、ならびに第１〜第３の
選択回路１０２〜１０４により構成されている。

分離回路１０１の入力は伝送路に接続された端子ａに接
続され、分離回路１０１の出力端子すは、同期検出回路
１０５．１０６の入力と、選択回路１０２．１０３の一
方の入力に接続され、もう一方の出力端子Ｃは選択１０
２．１０３のもう一方の入力に接続されている。

同期検出回路１０５の出力端子ｄは選択回路１０２〜１
０４の制御入力に接続され、出力端子ｅは選択回路１０
４の一方の入力に接続されている。また、同期検出回路
１０６の出力は選択回路１０４のもう一方の入力に接続
されている。

選択回路１０２〜１０４の出力は、それぞれ端子ｆ。

ｇ、ｈに接続されている。

次に動作を説明する。端子ａからは第２図（ａ）に示し
たようなＡ、Ｂ２つのデータが１タイムスロツトごとに
交互に並んだシリアルデータとして入力される。そして
これらのデータには、同じ時間的位置にそれぞれ別々の
フレーム同期信号が割り当てられ、挿入されている。

本データ受信回路は以下のようにして、伝送路からの上
述のような入”カデータから、データＡ。

Ｂおよび同期信号を分離してそれぞれ端子ｆ、ｇ。

ｈから出力する。

分離回路１０１は、端子ａから入力された信号を１タイ
ムスロツトごとに切り替え、データＡ、　　Ｂをそれぞ
れ出力端子す、　　ｃ　（またはｃ、　　ｄ）から出力
する。

この時、同期検出回路１０５は分離回路１０１の出力端
子すからの信号を受は取り、この信号に含まれるデータ
Ａに割り当てられた同期信号の検出を行う。そして、検
出した同期信号は出力端子ｅから出力し、また同期信号
を検出できないときは同期外れ信号を出力端子ｄから出
力する。一方、同期検出回路１０６は、分離回路１０１
の出力端子すからの信号を受は取り、この信号に含まれ
るデータＢに割り当てられた同期信号の検出を行う。

そして、選択回路１０２は同期検出回路１０５から前記
同期外れ信号が入力されていないときは、分離回路１０
１の出力端子すにデータＡが出力されていることになる
ので、出力端子すからのデータを選択して端子ｆに出力
する。一方、同期外れ信号が入力されたときは、出力端
子ＣにデータＡが出力されていることになるので、出力
端子Ｃからのデータを選択して端子ｆに出力する。

また、選択回路１０３は、同期検出回路１０５から同期
外れ信号が入力されていないときは、出力端子Ｃにデー
タＢが出力されていることになるので、出力端子Ｃから
のデータを選択して端子ｇに出力する。一方、同期外れ
信号が入力されたときは、出力端子すにデータＢが出力
されていることになるので、出力端子すからのデータを
選択して端子ｇに出力する。

その結果、端子ｆ、ｇからは第２図（ｂ）、　（Ｃ）に
示したようにそれぞれデータＡ、Ｂが出力される。

一方、選択回路１０４は、同期検出回路１０５から同期
外れ信号が入力されないときは、出力端子ｅに同期信号
が出力されるので、これを選択して出力端子りに出力す
る。また同期外れ信号が入力されたときは、同期検出回
路１０６から同期信号が出力されてるので、これを選択
し、出力端子りに出力する。

〔発明の効果〕

以上説明したように本発明は、時分割で多重化された２
種類のデータを受信するデータ受信回路において、前記
２種類のデータを第１および第２のデータに分離し、第
１および第２の出力端子から出力する分離回路と、この
分離回路の第１の出力端子からの信号に含まれる第１の
データの同期信号を検出して出力し、この同期信号を検
出できないときは同期外れ信号を出力する第１の同期検
出回路と、分離回路の第１の出力端子からの信号に含ま
れる第２のデータの同期信号を検出して出力する第２の
同期検出回路と、第１の同期検出回路が同期外れ信号を
出力したとき、分離回路の第２の出力端子からのデータ
を出力し、第１の同期検出回路が同期外れ信号を出力し
ないとき、分離回路の第１の出力端子からのデータを出
力する第１の選択回路と、第１の同期検出回路が同期外
れ信号を出力したとき、分離回路の第１の出力端子から
のデータを出力し、第１の同期検出回路が同期外れ信号
を出力しないとき、分離回路の第２の出力端子からのデ
ータを出力する第２の選択回路と、第１の同期検出回路
が同期外れ信号を出力したとき、第２の同期検出回路か
らの同期信号を出力し、第１の同期検出回路が同期外れ
信号を出力しないとき、第１の同期検出回路からの同期
信号を出力する第３の選択回路とを備えている。

従って本発明のデータ受信回路では、同期検出回路は従
来の半分の処理速度で動作して同期検出を行うことがで
きる。その結果ハードウェアの構成が容易となり、コス
トを下げることも可能となる。

【図面の簡単な説明】

第１図は本発明によるデータ受信回路の一実施例を示す
回路図、 第２図は第１図の実施例および従来の回路の動作を説明
するタイミングチャート、 第３図は従来のデータ受信回路を示す回路図である。 １０１・・・分離回路 １０２〜１０４・・・選択回路 １０５、１０６　　・・・同期検出回路第１図

Claims (1)

【特許請求の範囲】
1. （１）時分割で多重化された２種類のデータを受信する
   データ受信回路において、 前記２種類のデータを第１および第２のデータに分離し
   、第１および第２の出力端子から出力する分離回路と、 この分離回路の第１の出力端子からの信号に含まれる第
   １のデータの同期信号を検出して出力し、この同期信号
   を検出できないときは同期外れ信号を出力する第１の同
   期検出回路と、 分離回路の第１の出力端子からの信号に含まれる第２の
   データの同期信号を検出して出力する第２の同期検出回
   路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
   離回路の第２の出力端子からのデータを出力し、第１の
   同期検出回路が同期外れ信号を出力しないとき、分離回
   路の第１の出力端子からのデータを出力する第１の選択
   回路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
   離回路の第１の出力端子からのデータを出力し、第１の
   同期検出回路が同期外れ信号を出力しないとき、分離回
   路の第２の出力端子からのデータを出力する第２の選択
   回路と、 第１の同期検出回路が同期外れ信号を出力したとき、第
   ２の同期検出回路からの同期信号を出力し、第１の同期
   検出回路が同期外れ信号を出力しないとき、第１の同期
   検出回路からの同期信号を出力する第３の選択回路とを
   備えたことを特徴とするデータ受信回路。