JPH01181347A - スペクトラム拡散受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はスペクトラム拡散通信方式で使用される受信機
、特にそのピークホールド回路に関する。

Ｂ０発明の概要 相関器によって、受信信号と基準信号の相関を取ること
によって、相関スパイクを得、その相関スパイクをピー
クホールド回路によってピークホールドしたホールド値
を受信信号処理に用いるスペクトラム拡散受信機におい
て、相関スパイク値をＡ／Ｄ変換するＡ／Ｄ変換回路と
、上記Ａ／Ｄ変換回路の出力をラッチするラッチ回路と
、上記ラッチ回路の出力と、上記Ａ／Ｄ変換回路の出力
とを比較する比較回路とを有し、上記比較回路の出力で
、上記ラッチ回路のラッチ動作を制御する手段によって
、前記ピークホールド回路のホールド値を得るスペクト
ラム拡散受信機。

Ｃ０従来の技術 スペクトラム拡散通信方式においては、相関器出力が変
動しても、それに追従して適切な閾値信号を得て、目的
の相関出力を検出できることが必要である。

従来方式としては１例えば特公昭６０−５６３９号「ス
ペクトラム拡散通信方式における受信回路」に示される
方式がある。

この方式は、マツチドフィルタ出力の正負の相関スパイ
クをそれぞれピークホールド回路によってピークホール
ドした後に合成し、このピークホールド値に比例する閾
値信号を発生させ、閾値回路とし、相関スパイクを検出
し、データ復調を行うもので、その回路構成を第３図に
示す、第３図中、２１は相関器、２２はピークホールド
回路、２３は演算回路、２４はフリップフロップ、２５
はシフトクロック発生器、２６はシフト回路、２７はＰ
Ｎ符号、２８は遅延回路、２９．３０は掛算器で、ここ
では−１を掛けて反転器の役割を果たしている。すなわ
ち、ピークホールド回路３１は正極性のピークを保持し
、ピークホールド回路３２は負極性のピークを保持する
。そのピーク値から可変抵抗Ｒ１を介し閾値信号を得、
３３では正極性の相関スパイクを検出し、比較器３４で
は負極性の相関スパイクを検出する。

Ｄ０発明が解決しようとする問題点 しかし、この回路構成には、以下の問題点がある。この
ピークホールド回路２２は、相関スパイクを完全にピー
クホールドする場合、相関スパイク幅が非常に細いため
、ダイオードＤ１もしくはＤ２の内部抵抗とコンデンサ
Ｃ１もしくはＣ２による時定数を非常に小さくしなけれ
ばならない。つまり、充電時定数を小さくする必要があ
る。

逆に、相関スパイク−周期分はどこのピーク値をホール
ドする場合、ドループと呼ばれるホールド値の減少を抑
えるために、抵抗Ｒ１もしくはＲ２とコンデンサＣ０も
しくはＣ２から成る時定数を大きくせねばならない。つ
まり、放電時定数を大きくする必要がある。

第３図に示される回路構成により、変動する相関スパイ
クφ（１）に対応して変動する閾値信号を設定する上で
、ピークホールド回路３１もしくは３２の放電時定数Ｒ
ＩＣ１もしくはＲ，Ｃ，を大きくしなければならないこ
とは第４図に示されるように明白である。

次に、ピーク値の変動に対する追従を考えた場合、ホー
ルド性が良好なピークホールド回路、すなわち放電時定
数が大きなピークホールド回路の場合、ピーク値の減少
に対する追従性が悪くなる。

これを第５図によって説明する。

第５図に示されるようなレベル変動を生じている相関ス
パイクφ（ｔ）（この場合、データは１゜１、Ｏ，Ｏ，
に対応する）が、ピークホールド回路２２に入力された
場合、ピークホールド回路３１および３２の値は、ｂ）
およびＣ）のｓＡおよびｓＢとなる。

ここで、正極性の相関スパイク１より小さい相関スパイ
ク２、もしくは負極性の相関スパイク３より小さい相関
スパイク４が得られた場合に、コンデンサＣ１もしくは
Ｃ２は、充電されず、放電を続ける。すなわち、放電に
よるドループ以上にピーク値が減少した場合、そのピー
ク値は、検出できないことになる。さらに、閾値信号Ｓ
ｃおよびＳＤが第５図ａ）のように設定されていると、
相関スパイク１は検出できるが、相関スパイク２゜３．
４は検出できないことになる。

それに伴って、入力データに対し復調データｄ（１）は
誤ったデータとなる。第５図中、ｄ）およびｅ）は第３
図のそれぞれｓＢおよびｄ（ｔ）の波形を示す。

本発明の目的は、受信信号レベルの変動に伴い、相関器
出力が変動した場合でも、変動に確実に追従したピーク
ホールド回路を提供することにある。

Ｅ１問題点を解決するための手段 上記目的を達成するために、本発明による、相関器によ
って受信信号と基準信号の相関を取ることによって、相
関スパイクを得、その相関スパイクをピークホールド回
路によってピークホールドしたホールド値を受信信号処
理に用いるスペクトラム拡散受信機において、相関スパ
イク値をＡ／Ｄ変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変
換回路の出力をラッチするラッチ回路と、該ラッチ回路
の出力と、上記Ａ／Ｄ変換回路の出力とを比較する比較
回路と、該比較回路の出力によって、上記ラッチ回路の
ラッチ動作を制御する手段とを含むことを要旨とする。

本発明の有利な実施の態様においては、上記ラッチ回路
にストアされているラッチ内容を所望のタイミングでク
リアする手段を含む。

Ｆ０作用 相関器出力をＡ／Ｄ変換し、ラッチ回路および比較回路
により、相関器出力−周期分ごとに相関器出力のピーク
値を保持するディジタルピークホールド回路を構成し、
ピークホールド動作を確実ならしめる。

Ｇ、実施例 以下に１図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず１本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

第１図は本発明によるスペクトラム拡散受信機で使用さ
れる相関パルス発生回路の構成を示すブロック図、第２
図は第１図に示す回路の各部における信号のタイミング
チャートである。第１図中、１は相関器およびＰ　Ｄ　
Ｉ　（Ｐｏ５ｔ　ＤｅｔｅｃｔｉｏｎＩ　ｎｔｅｇｒａ
ｔｉｏｎ　：積分回路）、２はＡ／Ｄ変換器、３は反転
回路、４，５，８．１１はラッチ回路、６．７，１４，
１５は比較回路、９，１０はゲート回路、１２，１３は
閾値設定回路、１６．１７はディジタルピークホールド
回路を表わす。

Ａ／Ｄ変換器２は、サンプリング信号すを基に、相関ス
パイクａをＡ／Ｄ変換し、出力Ｃを得る。

ここで、相関スパイクａが存在する期間をサンプリング
した結果は、Ａ／Ｄ変換器２の出力Ｃの斜線部、にある
。

次に、Ａ／Ｄ変換器２の出力Ｃを経路１および経路２に
分岐子る。経路１は正極性相関スパイクを検出するため
の経路であり、経路２は負極性相関スパイクを検出する
ための経路である。

経路２はＡ／Ｄ変換器２の出力ＣのＮビットのデータを
極性反転することによって経路１と同様の回路構成で実
現可能である。したがってＡ／Ｄ変換器２の後、経路２
は反転回路３に入力される。

経路２において反転回路３以下の回路構成は経路１と同
一であるから、経路１のみの動作を説明する。

Ａ／Ｄ変換器２の出力Ｃはラッチ回路４および比較回路
６に入力される。比較回路６では、Ａ／Ｄ変換器２の出
力Ｃとラッチ回路４にストアされているデータｆを比較
し、Ａ／Ｄ変換器２の出力Ｃのデータの方が大きいと判
断された場合に、パルス出力ｄを得る。このパルスｄを
トリガとして。

ラッチ回路４は、Ａ／Ｄ変換器２の出力Ｃのデータをス
トアし、ラッチ回路４のデータｆを更新する。

このようにＡ／Ｄ変換器２の出力Ｃとラッチ回路４のデ
ータｆを順次比較し、ラッチ回路４がストアするデータ
ｆを更新することによってＡ／Ｄ変換器２の出力Ｃの最
大値を求めるディジタルピークホールド回路１６を構成
する。

ラッチ回路４は相関スパイクの周期ごとにクリア信号ｅ
によってストアされている内容ｆをクリアし、新たな相
関スパイク−周期分のピークホールドを行なう。クリア
信号ｅのパルスの周期は、相関スパイクの周期と同じで
ある。つまり、この回路構成によるディジタルピークホ
ールド回路であれば、相関スパイク−周期分におけるピ
ーク値は確実に保持できる。

次に、ラッチ回路４にストアされている相関スパイク−
周期分におけるＡ／Ｄ変換器２の出力Ｃの最大値を、ラ
ッチ回路４をクリア信号ｅによってクリアする前にラッ
チ回路８に信号りをトリガとし、ストアする。ここで、
ゲート回路９は、クリア信号ｅのパルスが入力されるま
でに正極性相関パルスｊが入力されたら、イネーブル信
号ｇを通過させ、ラッチ回路８に信号りを入力させる。

正極性相関パルスｊが、存在しなかった時には。

ゲートをかけ、信号りには何も出力されず、ラッチ回路
８はトリガパルスを受けないため、ラッチ回路８の出力
ｉは変わらない。

ラッチ回路８は相関スパイク−周期分のピーク値を保持
し、正極性相関パルスの存在により、さらに次の相関ス
パイク−周期分において、現在保持している相関スパイ
ク−周期分のピーク値データを更新するかしないかの判
定を行なう。

このような構成をとることによって、相関スパイクａの
一周期内で、確実に相関スパイクのピーク値を保持でき
、かつピーク値の変動にも追従できるとともに、相関ス
パイクの極性が変化した場合の誤動作を無くすることが
可能である。

次にラッチ回路８の出力データｉは閾値設定回路１２に
入力される。ここでは、ラッチ回路８の出力データｉと
乗算係数を表わす制御信号にの演算が行なわれ、閾値信
号Ｑを発生する。この閾値信号Ｑは、Ｎビットのディジ
タル信号である。なお、制御信号には、例えばＣＰＵ等
で発生される。

次に閾値設定回路１２で得られた閾値信号Ｑは比較回路
１４に入力される。比較回路１４ではＡ／Ｄ変換器２の
出力Ｃと閾値信号Ωを比較し、閾値信号Ｑよりも大きい
Ａ／Ｄ変換器２の出力Ｃが入力された時、出力ｊを得る
。このように相関スパイクに対応した相関パルスｊが得
られる。

さらに、補足すると、ディジタルピークホールド回路１
６で得られた相関スパイク−周期内のＡ／Ｄ変換器２の
出力Ｃのピーク値をラッチ回路８にストアすることで、
次の一周期における閾値信号Ｑが設定できることになる
。仮りにその一周期内の閾値信号Ｑを越えるＡ／Ｄ変換
器２の出力Ｃが無く、相関パルスｊが得られなくても、
ラッチ回路８のデータｉは保持されたままであるので、
さらにその次の一周期にも閾値信号Ｑは同じ値として設
定されることになる。

よって、第２図に示されるように、負極性相関スパイク
が存在する周期内でのディジタルピークホールド回路１
６のラッチ回路４にストアされているデータｆは、雑音
レベルを示しているが、前の周期のピーク値をラッチ回
路８で保持する限り。

比較回路１４で相関パルスｊの誤検出はない。

さらに、負極性相関スパイクの次の周期における相関ス
パイクの検出のための閾値信号Ｑは、ラッチ回路８の出
力ｉによって設定が可能であり、相関スパイクのみを検
出可能とする。

Ｈ０発明の詳細 な説明した通り、本発明によれば、入力レベルの変動に
よる相関器出力変動を生じた場合でも、正確なピークホ
ールド動作を行なうことができるという利点が得られる
。

【図面の簡単な説明】

第１図は本発明によるスペクトラム拡散受信機で使用さ
れる相関パルス発生回路の構成を示すブロック図、第２
図は第１図に示す回路の各部における信号のタイミング
チャート、第３図は従来の相関パルス発生回路の回路図
、第４図は放電時定数が小さい場合および放電時定数が
大きい場合の電圧波形図、第５図は第３図に示す回路の
各部における信号波形図である。 １・・・・・・・・・相関器およびＰＤＩ、２・・・・
・・・・・Ａ／Ｄ変換器、３・・・・・・・・・反転回
路、４，５，８．１１・・・・・・・・・ラッチ回路、
６，７，１４，１５・・・・・・・・・比較回路、９，
１０・・・・・・・・・ゲート回路、１２．１３・・・
・・・・・・閾値設定回路、１６，１７・・・・・・・
・・ディジタルピークホールド回路。 特許出願人　　　　　クラリオン株式会社代理人　　弁
理士　　永　１）武　三　部手続補正書 昭和６３年１２月２７日

Claims (2)

【特許請求の範囲】
1. （１）相関器によって、受信信号と基準信号の相関を取
   ることによって、相関スパイクを得、その相関スパイク
   をピークホールド回路によってピークホールドしたホー
   ルド値を受信信号処理に用いるスペクトラム拡散受信機
   において、 （ａ）相関スパイク値をＡ／Ｄ変換するＡ／Ｄ変換回路
   、 （ｂ）該Ａ／Ｄ変換回路の出力をラッチするラッチ回路
   、 （ｃ）該ラッチ回路の出力と、上記Ａ／Ｄ変換回路の出
   力とを比較する比較回路、 （ｄ）該比較回路の出力によって、上記ラッチ回路のラ
   ッチ動作を制御する手段、 とを含むことを特徴とするスペクトラム拡散受信機。
2. （２）上記ラッチ回路にストアされているラッチ内容を
   所望のタイミングでクリアする手段を含むことを特徴と
   する特許請求の範囲第１項記載のスペクトラム拡散受信
   機。