JPH01181348A - スペクトラム拡散受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はスペクトラム拡散通信方式で使用される受信機
、特に相関出力の正極性と負極性との相関スパイクレベ
ルにレベル差がある場合に好適な、相関パルス発生回路
に関する。

Ｂ０発明の概要 本発明によるスペクトラム拡散通信方式で使用される受
信機の相関パルス発生回路は、正負の極性の相関スパイ
クのピーク値を保持するピークホ。

−ルド回路と、そのピーク値から閾値を発生する閾値設
定回路と、その閾値と相関スパイクを比較して相関パル
スを発生する比較回路とから構成され、相関出力の正極
性と負極性相関スパイクレベルにレベル差がある場合、
それらを独立にピークホールドし、かつそれを基に独立
に閾値を発生できる。

Ｃ０従来の技術 スペクトラム拡散通信方式においては、相関器出力が変
動しても、それに追従して適切な閾値を得て、目的の相
関出力を検出できることが必要である。

従来方式としては、例えば特公昭６０−５６３９号「ス
ペクトラム拡散通信方式における受信回路」に示される
方式がある。

この方式は、マツチドフィルタ出力の正負の相関スパイ
クをそれぞれピークホールド回路によってピークホール
ドした後に合成し、このピークホールド値に比例する閾
値を発生させ、閾値回路とし、相関スパイクを検出し、
データ復調を行うもので、その回路構成を第３図に示す
。第３図中、２１は相関器、２２はピークホールド回路
、２３は演算回路、２４はフリップフロップ、２５はシ
フトクロック発生器、２６はシフト回路、２７はＰＮ符
号、２８は遅延回路、２９．３０は掛算器で、ここでは
−１を掛けて反転器の役割を果たしている。すなわち、
ピークホールド回路３１は正極性のピークを保持し、ピ
ークホールド回路３２は負極性のピークを保持する。そ
のピーク値から可変抵抗Ｒ３を介し閾値を得、３３では
正極性の相関スパイクを検出し、比較器３４では負極性
の相関スパイクを検出する。

Ｄ０発明が解決しようとする問題点 しかし、この回路構成には、以下の問題点がある。この
ピークホールド回路２２は、相関スパイクを完全にピー
クホールドする場合、相関スパイク幅が非常に細いため
、ダイオードＤ１もしくはＤ２の内部抵抗とコンデンサ
Ｃ工もしくはＣ，による時定数を非常に小さくしなけれ
ばならない、つまり、充電時定数を小さくする必要があ
る。

逆に、相関スパイク−周期分はどこのピーク値をホール
ドする場合、ドループと呼ばれるホールド値の減少を抑
えるために、抵抗ＲＬもしくはＲ２とコンデンサＣ１も
しくはＣ２から成る時定数を大きくせねばならない、つ
まり、放電時定数を大きくする必要がある。

第３図に示される回路構成により、変動する相関スパイ
クφ（１）に対応して変動する閾値を設定する上で、ピ
ークホールド回路３１もしくは３２の放電時定数Ｒ，Ｃ
１もしくはＲ，Ｃ，を大きくしなければならないことは
第４図に示されるように明白である。

次に、ピーク値の変動に対する追従を考えた場合、ホー
ルド性が良好なピークホールド回路、すなわち放電時定
数が大きなピークホールド回路の場合、ピーク値の減少
に対する追従性が悪くなる。

これを第５図によって説明する。

第５図に示されるようなレベル変動を生じている相関ス
パイ々φ（ｔ）（この場合、データは１゜１．０，０．
に対応する）が、ピークホールド回路２２に入力された
場合、ピークホールド回路３１および３２の値は、ｂ）
およびＣ）のＳＡおよびＳａとなる。

ここで、正極性の相関スパイク１より小さい相関スパイ
ク２、もしくは負極性の相関スパイク３より小さい相関
スパイク４が得られた場合に、コンデンサＣ□もしくは
Ｃ２は、充電されず、放電を続ける。すなわち、放電に
よるドループ以上にピーク値が減少した場合、そのピー
ク値は、検出できないことになる。さらに、閾値Ｓｃお
よびＳｃを掛算器３０で−１を掛けた閾値ｓＤが、第５
図ａ）のように設定されていると、相関スパイク１は検
出できるが、相関スパイク２，３．４は検出できないこ
とになる。

それに伴って、入力データに対し復調データｄ（１）は
誤ったデータとなる。第５図中、ｄ）およびｅ）は′第
３図のそれぞれＳＲおよびｄ　（ｔ）の波形を示す。

つまり、第５図ａ）のように、相関スパイクφ（１）が
変動している場合、等しい正極性および負極性閾値Ｓｃ
およびＳＤを用いる限り、相関スパイクの検出は困難と
なる。

また、第６図に示されるように、受信信号にレベル変動
を生じていない場合でも、使用する回路および素子の性
能の問題により１例えば正極性および負極性相関スパイ
クにレベル差がある場合（第６図の場合、借に正極性相
関スパイクの方が負極性相関スパイクよりも大きい）上
記と同様にピークホールド回路２２を介し、求められた
閾値ＳｃおよびｓＤによる相関スパイクの検出は困難と
なる。

本発明の目的は、受信信号レベルに伴い、相関器出力が
変動し、なおかつ相関出力の正極性と負極性相関スパイ
クレベルにレベル差がある場合でも、適切な閾値を設定
し、相関パルスを得ることによって、確実なデータ復調
が可能な回路を提供することである。

Ｅ０問題点を解決するための手段 上記目的を達成するために、本発明による。相関器によ
って受信信号と基準信号の相関を取ることによって、相
関スパイクを得、その相関スパイクを比較回路を通して
相関パルスを得るスペクトラム拡散受信機において、正
極性相関スパイクのピーク値を保持する第１のピークホ
ールド回路と、そのピーク値から閾値を発生する第１の
閾値設定回路と、第１の閾値と相関スパイクを比較して
第１の相関パルスを発生する第１の比較回路と、負極性
相関スパイクのピーク値を保持する第２のピークホール
ド回路と、そのピーク値から閾値を発生する第２の閾値
設定回路と、第２の閾値と相関スパイクを比較して第２
の相関パルスを発生する第２の比較回路を含むことを要
旨とする。

本発明の有利な態様においては、正極性および負極性の
上記第１および第２のピークホールド回路と上記第１お
よび第２の閾値設定回路の間に第１および第２のホール
ド回路が設けられ、該第１および第２のホールド回路の
出力が上記第１および第２の閾値設定回路に与えられる
。さらに、上記第１および第２のピークホールド回路が
保持するホールド値を所望のタイミングでクリアする手
段と、上記第１および第２の閾値設定回路は、上記第１
および第２のホールド回路の出力値に乗算係数を乗算し
た値を出力することと、および上記第１および第２のピ
ークホールド回路のホールド値を上記第１および第２の
ホールド回路でホールドするかしないかを制御する制御
手段を含む、該制御手段は、上記第１および第２の比較
回路の出力に応答して制御され、また上記乗算係数は。

ＣＰＵによって制御される。

Ｆ０作用 相関器出力−周期分ごとに正および負極性相関スパイク
のピーク値を保持するピークホールド回路を独立に構成
し、さらに独立に閾値を設定することにより、データ復
調を確実ならしめる。

Ｇ、実施例 以下に、図興を参照しながら、実施例ｉ用いて本発明を
一層詳細・に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。

第１図は本発明によるスペクトラム拡散受信機で使用さ
れる相関パルス発生回路の構成を示すブロック図、第２
図は第１図に示す回路の各部における信号のタイミング
チャートである。第１図中。

１は相関器およびＰ　Ｄ　Ｉ　（Ｐｏ５ｔ　Ｄｅｔｅｃ
ｔｉｏｎＩ　ｎｔａｇｒａｔｉｏｎ　：積分回路）、２
はＡ／Ｄ変換器、３は反転回路、４，５，８．１１はラ
ッチ回路。

６．７，１４，１５は比較回路、９．１０はゲート回路
、１２．１３は閾値設定回路、１６．１７はピークホー
ルド回路を表わす。

Ａ／Ｄ変換器２は、サンプリング信号すを基に、相関ス
パイクａ＆Ａ／Ｄ変換し、出力Ｃを得る。

ここで、相関スパイクａが存在する期間をサンプリング
した結果は、Ａ／Ｄ変換器２の出力Ｃの斜線部にある。

次に、Ａ／Ｄ変換器２の出力Ｃを経路１および経路２に
分岐する。経路１は正極性相関スパイクを検出するため
の経路であり、経路２は負極性相関スパイクを検出する
ための経路である。

経路２はＡ／Ｄ変換器２の出力ＣのＮビットのデータを
極性反転することによって経路１と同様の回路構成で実
現可能である。したがってＡ／Ｄ変換器２の後、経路２
は反転回路３に入力される。

経路２において反転回路３以下の回路構成は経路１と同
一であるから、経路１のみの動作を説明する。

Ａ／Ｄ変換器２の出力Ｃはラッチ回路４および比較回路
６に入力される。比較回路６では、Ａ／Ｄ変換器２の出
力Ｃとラッチ回路４にストアされているデータｆを比較
し、Ａ／Ｄ変換器２の出力Ｃのデータの方が大きいと判
断された場合に、パルス出力ｄを得るにのパルスｄをト
リガとして、ラッチ回路４は、Ａ／Ｄ変換器２の出力Ｃ
のデータをストアし、ラッチ回路４のデータｆを更新す
る。

このようにＡ／Ｄ変換器２の出力Ｃとラッチ回路４のデ
ータｆを順次比較し、ラッチ回路４がストアするデータ
ｆを更新することによってＡ／Ｄ変換器２の出力Ｃの最
大値を求めるピークホールド回路１６を構成する。。

ラッチ回路４は相関スパイクの周期ごとにクリア信号ｅ
によってストアされている内容ｆをクリアし、新たな相
関スパイク−周期分のピークホールドを行なう、クリア
信号ｅのパルスの周期は、′　相関スバイδの周期と同
じである。つまり、この回路構成によるピークホールド
回路であれば、相関スパイク−周期分におけるピーク値
は確実に保持できる。

次に、ラッチ回路４にストアされている相関スパイク−
周期分におけるＡ／Ｄ変換器２の出力Ｃの最大値を、ラ
ッチ回路４をクリア信号ｅによってクリアする前にラッ
チ回路８に信号りをトリガとし、ストアする。ここで、
ゲート回路９は、クリア信号ｅのパルスが入力されるま
でに正極性相関パルスｊが入力されたら、イネーブル信
号ｇを通過させ、ラッチ回路８に信号りを入力させる。

正極性相関パルスｊが、存在しなかった時には。

ゲートをかけ、信号りには何も出力されず、ラッチ回路
８はトリガパルスを受けないため、ラッチ回路８の出力
ｉは変わらない。

ラッチ回路８の相関スパイク−周期分のピーク値を保持
し、正極性相関パルスの存在により、さらに次の相関ス
パイク−周期分において、現在保持している相関スパイ
ク−周期分のピーク値データを更新するかしないかの判
定を行なう。

このような構成をとることによって、相関スパイクａの
一周期内で、確実に相関スパイクのピーク値を保持でき
、かつピーク値の変動にも追従できるとともに、相関ス
パイクの極性が変化した場合の誤動作を無くすることが
可能である。

次にラッチ回路８の出力データｉは閾値設定回路１２に
入力される。ここでは、ラッチ回路８の出力データｉと
乗算係数を表わす制御信号にの演算が行なわれ、閾値Ｑ
を発生する。この閾値信号Ｑは、Ｎビットのディジタル
信号である。なお、制御信号には、例えばＣＰＵ等で発
生される。

次に閾値設定回路１２で得られた閾値Ｑは比較回路１４
に入力される。比較回路１４ではＡ／Ｄ変換器２の出力
Ｃと閾値Ｑを比較し、閾値信号Ｑよりも大きいＡ／Ｄ変
換器２の出力Ｃが入力された時、出力ｊを得る。このよ
うに相関スパイクに対応した相関パルスｊが得られる。

さらに、補足すると、ピークホールド回路１６で得られ
た相関スパイク−周期内のＡ／Ｄ変換器２の出力Ｃのピ
ーク値をラッチ回路８にストアすることで、次の一周期
における閾値Ｑが設定できることになる。仮りにその一
周期内の閾値０を越えるＡ／Ｄ変換器２の出力Ｃが無く
、相関パルスｊが得られなくても、ラッチ回路８のデー
タｉは保持されたままであるので、さらにその次の一周
期にも閾値Ｑは同じ値として設定されることになる。

よって、第２図に示されるように、負極性相関スパイク
が存在する周期内でのピークホールド回路１６のラッチ
回路４にストアされているデータｆは、雑音レベルを示
しているが、前の周期のピーク値をラッチ回路８で保持
する限り、比較回路１４で相関パルスｊの誤検出はない
。

さらに、負極性相関スパイクの次の周期における相関ス
パイクの検出のための閾値Ｑは、ラッチ回路８の出力ｉ
によって設定が可能であり、相関スパイクのみを検出可
能とする。

以上より、経路１および２に分岐することで。

独立にピークホールドができ、かつ、独立に閾値Ωが設
定可能となり、相関スパイクａが変動した場合でも、ま
た、相関スパイクａの正極および負極にレベル差がある
場合でも、誤検出等の問題は無い。

なお１以上記載したピークホールド回路構成は、ディジ
タル信号処理を前提としいてるが、アナログ信号処理を
行なう場合でも本発明はラッチ回路をホールド回路に置
き換えることによって適用可能である。

Ｈ１発明の詳細 な説明した通り、本発明によれば、入力レベルの変動に
よる相関器出力変動を生じた場合でも、また相関器出力
の正極性および負極性相関スパイクレベルにレベル差が
ある場合でも、正確なデータ復調を行なうことができる
という利点が得られる。

【図面の簡単な説明】

第１図は本発明によるスペクトラム拡散受信機で使用さ
れる相関パルス発生回路の構成を示すブロック図、第２
図は第１図に示す回路の各部における信号のタイミング
チャート、第３図は従来の相関パルス発生回路の回路図
、第４図は放電時定数が小さい場合および放電一定数が
大きい場合の電圧波形図、第５図は第３図に示す回路の
各部における信号波形図、第６図は相関スパイクにレベ
ル差がある場合の第３図に示す回路の各部における信号
波形図である。 １・・・・・・・・・相関器およびＰＤＩ、２・・・・
・・・・・Ａ／Ｄ変換器、３・・・・・・・・・反転回
路、４，５，８，１１・・・・・・・・・ラッチ回路、
６，７，１４，１５・・・・・・・・・比較回路、９，
１０・・・・・・・・・ゲート回路、１２，１３・・・
・・・・・・閾値設定回路、１６．１７・・・・・・・
・・ピークホールド回路。 特許出願人　　　　　クラリオン株式会社代理人　　弁
理士　　永　１）武　三　部第４図 第６図 手続補正書 昭和６３年１２月ニア日

Claims (7)

【特許請求の範囲】
1. （１）相関器によって、受信信号と基準信号の相関を取
   ることによって、相関スパイクを得、その相関スパイク
   を比較回路を通して相関パルスを得るスペクトラム拡散
   受信機において、 （ａ）正極性相関スパイクのピーク値を保持する第１の
   ピークホールド回路、 （ｂ）そのピーク値から閾値を発生する第１の閾値設定
   回路、 （ｃ）第１の閾値と相関スパイクを比較して第１の相関
   パルスを発生する第１の比較回路、 （ｄ）負極性相関スパイクのピーク値を保持する第２の
   ピークホール路回路、 （ｅ）そのピーク値から閾値を発生する第２の閾値設定
   回路、 （ｆ）第２の閾値と相関スパイクを比較して第２の相関
   パルスを発生する第２の比較回路 を含むことを特徴とするスペクトラム拡散受信機。
2. （２）正極性および負極性の上記第１および第２のピー
   クホールド回路と上記第１および第２の閾値設定回路の
   間に第１および第２のホールド回路を有し、該第１およ
   び第２の閾値設定回路に与えることを特徴とする特許請
   求の範囲第１項記載のスペクトラム拡散受信機。
3. （３）上記第１および第２のピークホールド回路が保持
   するホールド値を所望のタイミングでクリアする手段を
   含むことを特徴とする特許請求の範囲第１項記載のスペ
   クトラム拡散受信機。
4. （４）上記第１および第２の閾値設定回路は、上記第１
   および第２のホールド回路の出力値に乗算係数を乗算し
   た値を出力することを特徴とする特許請求の範囲第１項
   記載のスペクトラム拡散受信機。
5. （５）上記第１および第２のピークホールド回路のホー
   ルド値を上記第１および第２のホールド回路でホールド
   するかしないかを制御する制御手段を含むことを特徴と
   する特許請求の範囲第１項および第２項記載のスペクト
   ラム拡散受信機。
6. （６）該制御手段は、上記第１および第２の比較回路の
   出力に応答して制御されることを特徴とする特許請求の
   範囲第５項記載のスペクトラム拡散受信機。
7. （７）上記乗算係数は、ＣＰＵによって制御されること
   を特徴とする特許請求の範囲第４項記載のスペクトラム
   拡散受信機。