JPH01181256A - 待ち時間監視回路 - Google Patents

待ち時間監視回路

Info

Publication number
JPH01181256A
JPH01181256A JP63005601A JP560188A JPH01181256A JP H01181256 A JPH01181256 A JP H01181256A JP 63005601 A JP63005601 A JP 63005601A JP 560188 A JP560188 A JP 560188A JP H01181256 A JPH01181256 A JP H01181256A
Authority
JP
Japan
Prior art keywords
queue
time
register
counter
waiting time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63005601A
Other languages
English (en)
Inventor
Koichi Hagishima
萩島 功一
Koichi Onishi
大西 広一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63005601A priority Critical patent/JPH01181256A/ja
Publication of JPH01181256A publication Critical patent/JPH01181256A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、待ち時間監視回路に関し、特に1つのサーバ
に対して複数の待ち行列が存在するときに、特定の待ち
行列内のセルの待ち時間を監視することができる待ち時
間監視回路に関するものである。
〔従来の技術〕
音声、データ、および画像等のマルチメディアを取り扱
うマルチメディア通信網を実現するための技術として、
非同期時分割技術(A  S ynchronous 
 T ransfer  Mode  : A T M
 )が注目されている。ATM技術とは、パケット交換
技術を応用したものであって、ルーチング情報等を含む
ヘッダと固定長の通信データからなるセルを通信の単位
として、多重・交換・伝送を行う方法である。
すなわち、通常のパケットは可変長の通信データ群であ
るのに対して、セルはCCITTの用語であって、例え
ば32バイトあるいは64バイト等の固定長の通信デー
タ群である。
このATM技術は、上述のように先ず音声、データ、お
よび画像等の情報を時分割多重化した後。
伝送および交換を行うのであるが、多重化する多重化部
は、待ち行列とサーバからなる待ち行列システムモデル
を用いて表現することが可能である。
また、ATM網においては1通信メディアごとに異なる
通信品質を保証するため、各通信品質ごとに待ち行列を
個別に設けている。すなわち、各待ち行列を蓄積するた
めの複数個のF I F 0(First  In  
First  0ut)バッファをサーバに接続し、こ
のサーバにより複数の行列の入力を時分割多重化して、
1本のラインに送出する。サーバは。
一種のセレクタであって、各FIFOのアドレスを決め
てそれぞれの情報内容を読み込む役目を果す。
なお、待ち行列の理論については、例えば、「パケット
交換技術とその応用」 昭和55年8月電子通信学会p
p、23〜37に記載されている。
〔発明が解決しようとする課題〕
前述のように、多重化部においては、複数個の待ち行列
が設けられているが、パケット交換方式で用いられてい
る技術では、これらの待ち行列の各待ち時間を直接監視
する方法がなかった。
すなわち、従来のパケット交換方式において待ち行列を
監視するには、待ち行列理論におけるLittlgの公
式を用いて、待ち行列の長さLを監視し、この値を待ち
時間Wに換算していた。すなわち。
W=−・L ・・・・・・・・・・・ (1)λ ここで、Wは待ち時間、λは到着率、Lは待ち行列の長
さである。
待ち時間を直接監視するよりも、待ち行列の長さを監視
する方が簡単に実現できるので、上式(1)による監視
方法は便利である。
しかし、従来のパケット交換方式では、1つのサーバに
対して1つの待ち行列しか存在しない場合が多いので、
上式(1)の監視方法で十分であったが、ATM方式に
おいては、1つのサーバに対して複数の待ち行列が存在
するので、この場合には、上記L 1ttleの公式は
成立しない。
従って、ATM方式の多重化部において、各待ち行列の
待ち時間を直接監視する方法がないため。
この方法が望まれていた。
本発明の目的は、このような従来の課題を解決し、1つ
のサーバに対して複数の待ち行列が存在する待ち行列に
おいて、特定の1つの待ち行列の待ち時間を簡単な回路
で、かつリアルタイムで監視することができる待ち時間
監視回路を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の待ち時間監視回路は
、1つのサーバに対して複数の待ち行列が存在する場合
、これらの中の特定の1つの待ち行列の待ち時間を監視
するために、1〜Nをカウントし、再度Oに戻り繰り返
し1〜Nをカウントするカウンタから、待ち行列に客が
到着するごとにRAMにカウント値を書き込み、その待
ち行列から客が送出されるごとに、そのRAMに書き込
まれたカウント値のうちの最も古い値を読み出してレジ
スタに格納し、レジスタ値を更新するとともに、そのレ
ジスタに格納されたカウント値とカウンタの現在値との
差分をとり、その差分に対しNを法とするモジュロを算
出し、その値を待ち時間として出力することに特徴があ
る。
〔作  用〕
本発明においては、対象となる待ち行列に客が到着する
と、カウンタのカウント値をRAMに書き込み、その待
ち行列から客がサーバに送出されると、RAMの最古の
カウント値をレジスタに出力して、レジスタの値を更新
するとともに、カウンタの現在値とレジスタの現在値の
差分に対し、Nを法とするモジュロを算出する。すなわ
ち。
V/=(Cc  CR)modN  sss*ma* 
 (2)Wは待ち時間、C0はカウンタの現在値、CR
はレジスタ内のカウント値である。
これによって、待ち時間を直接監視することができるの
で、1つのサーバに対して複数の待ち行列が存在する待
ち行列システムにおいても、特定の1つの待ち行列の待
ち時間を監視することが可能である。
〔実施例〕
以下、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明の一実施例を示す待ち時間監視回路の
構成図である。
第1図では、2つの待ち行列が1つのサーバを共用する
場合を示しているが、3以上の待ち行列が1つのサーバ
を共用する場合も、全く同じようにして構成できる。こ
こで、1は時分割多重化するために、メモリのアドレス
を決めてその情報内容を読み込むセレクト機能を有する
サーバであり、2および3は待ち行列を順次格納するF
IFO等のバッファであり、4は1〜Nをカウントした
後、0に戻って繰り返し1〜Nをカラン1−するカウン
タであり、5はメモリ(RA M)であり、6はメモリ
の最古のカウント値を格納するレジスタであり、7は差
分に対しNのモジュロを算出するための減算器である。
また、RAM5の端子Wはカウント値の書き込み端子、
端子WCはカウント値を書き込むための同期制御端子、
Rは読み出し用端子、RCはカウント値を読み出すため
の同期制御端子。
ARRはセルが対象の待ち行列に到着する度に制御信号
を送出する制御信号線、DEPはセルが対象の待ち行列
からサーバに送出される度に制御信号を送出する制御信
号線、INI、IN2は各通信品質ごとの入力信号線、
Ql、Q2はFIFOに格納されている各待ち行列、O
UTは出力信号線である。
セルは、各通信品質ごとに信号線INI、IN2からそ
れぞれ待ち行列バッファ2および3に到着し、それぞれ
順次格納されて待ち行列Ql、Q2となる。そして、特
定の制御アルゴリズムに従って、サーバ1を経由して、
1つずつ信号線OUTに送出される。すなわち、信号線
OUT上には。
サーバ1により選択され、FIFOバッファから読み出
されて、待ち行列Q1とQ2が時分割多重化されシリア
ルに配列された情報が送出される。
第1図では、待ち行列Q1におけるセルの待ち時間を監
視する回路のみが示されているので、ここでは待ち行列
Q1のセルの待ち時間監視について述べる。なお、待ち
行列Q2の待ち時間についても、全く同じようにして監
視できることは勿論である。
カウンタ4は、1からN(2以上の正の整数)まで1つ
ずつカウントアツプすると、再びOに戻って1からNま
でのカウントアツプを繰り返す。セルが待ち行列バッフ
ァ1に到着する度ごとに、信号線ARRを介してメモリ
5に書き込み制御信号が送出されて、それに同期してカ
ウンタ4の現在カウント値がメモリ5に順次書き込まれ
る。
また、レジスタ6へは、メモリ5に書き込まれているカ
ウント値のうちの最も古いカウント値が転送されて、格
納される。その転送時刻は、メモリ5のR端子からの読
み出し時刻と同じであって。
RC端子に信号線DEPを介して送られてきた制御信号
に同期して最古のカウント値が読み出されて、レジスタ
6に転送される。
すなわち、FIFOバッファ2内の待ち行列Q1のうち
のセルがサーバ1に送出されると、信号線DEPを介し
てメモリ5の端子RCに読み出し制御信号が送出される
ことにより、その時刻に同期してメモリ5の読み出しア
ドレスが1つ更新されて、メモリ5内のカウント値が読
み出され、レジスタ6に転送される。
減算器7では、前記カウンタ4の現在のカウント値から
レジスタ6のカウント値を減算し、さらにNを法とする
モジュロを算出して、その算出結果を待ち行列Q1の待
ち時間として信号線SUPから出力する。
第2図は、第1図の動作タイミングチャートである。 
   ゛ ここでは、N=100と仮定して、各条件ごとにRAM
、レジスタの値CR,カウンタの値Cc。
および出力SUPの各位を示している。
先ず、レジスタ6の値CRrカウンタ4の値ccの関係
が、co≧CRのときには、例えば、RAMに対して、
カウンタ値が3.7,11.13のときに客が入力した
ため、古い順に3.7,11゜13が記憶されている。
いま、待ち行列から客が出力したことにより、レジスタ
6には古い順にカウント値3が出力されて格納され、そ
のときカウンタ4のカウント値は15であるとする。減
算器7は(Cc−Cn)=15−3=12を算出すると
ともに、 モジュロ100も12であるから待ち時間と
して出力SUPに12を出力する。
このようにして1本実施例においては、待ち時間が簡単
な回路により直接監視できることになる。
次に、レジスタ6の値CR,カウンタ4の値C0の関係
が、CCくCRのときには1例えば、RAMに対して、
カウンタ値が91.98,2.5のときにそれぞれ客が
入力したため、古い順に91゜98.2.5が記憶され
ている。いま、待ち行列から客が出力したことにより、
レジスタ6には古い順にカウント値91が出力された後
、格納される。そのとき、カウンタ4のカウント値が1
0であると仮定する。減算器7は、(CCCR) = 
10−91=−81を算出するとともに、モジュロ10
0の100−81=19を算出し、待ち時間とじて出力
SUPに19を出力する。
次に、第1図に示すカウンタ4およびメモリ5等の設計
のガイドラインを述べる。
先ず、以下のパラメータを定義する。
最大観測待ち時間をMとし、観測待ち時間の精度(単位
は時間)をPとし、最大待ち行列長をLとする。
そして、このときのカウンタ4の最大計数値Nと、カウ
ンタ4の計数ステップ時間Tと、メモリ5の容iR(ビ
ット)とを、以下に示すように設定する。
N=M/P  ・・・・・・・・・・・・ (3)T=
P   ・・・・・・・・・・・・・ (4)R=LQ
og、N  ・・・・・・・・・・・ (5)また、メ
モリ5の書き込み・読み出しアドレス制御は、シーケン
シャルに行えばよいので、その制御はシーケンシャルカ
ウンタを用いて非常に簡単に実現することができる。
また、減算器7において、カウンタ4の現在のカウント
値からレジスタ6のカウント値の減算を行った後、さら
にNを法とするモジュロを算出する理由は1次に示す式
により明らかとなる。
すなわち、レジスタ6内のカウント値をCn vカウン
タ4の現在のカウント値をCcとすると。
待ち時間Wは、次式で表わされる。
先ず、co≧CRのとき、W=Cc−CR・・・・・・
・・・・・ (6) また、Cc < Cnのとき、W=(Cc+N) −C
n・・・・・・・・・・ (7) 従って、これら(6)式と(7)式の両方を成立させる
ためには、両式(2)によって待ち時間を決定すること
ができる。
W=(CC−CR)modN 〔発明の効果〕 以上説明したように、本発明によれば、1つのサーバに
対して複数の待ち行列が存在する場合に、ソフ1へウェ
アを用いずに、簡単なハードウェア回路で実現できるの
で、特定の1つの待ち行列の待ち時間を直接監視するこ
とができ、しかも処理遅延時間が短いため、リアルタイ
ムで監視が可能である。従って、この待ち時間の監視結
果を利用することにより、ATM網のリソースを有効に
使用するための重要なトラヒック制御を行うことが可能
である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す待ち時間監視回路の構
成図、第2図は第1図における動作タイミングチャート
である。 1:サーバ、2,3:待ち行列バッファ、4:カウンタ
、5:メモリ(RAM)、6:レジスタ、7:減算器、
Ql、Q2:待ち行列、SUP:待ち時間監視出力、O
UT :時分割多重情報出力、INI、IN2:入力通
信線。 第   1   図

Claims (1)

    【特許請求の範囲】
  1. (1)1つのサーバに対し複数の待ち行列が接続され、
    該待ち行列の客が予め定められた1つの待ち行列に到着
    してから、上記サーバに送出されるまでの待ち時間を監
    視する待ち時間監視回路において、1からNまでを繰り
    返しカウントするカウンタと、上記待ち行列に客が到着
    する度に上記カウンタのカウント値が書き込まれるメモ
    リと、上記待ち行列から客が送出される度に、上記メモ
    リからカウント値のうちの最も古いカウント値が読み出
    され、読み出されたカウント値が転送されることにより
    、内容が更新されるレジスタと、該レジスタに格納され
    たカウント値と上記カウンタの現在値との差分に対して
    Nを法とするモジュロを算出し、算出した結果を待ち時
    間として出力する減算器とを有することを特徴とする待
    ち時間監視回路。
JP63005601A 1988-01-13 1988-01-13 待ち時間監視回路 Pending JPH01181256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63005601A JPH01181256A (ja) 1988-01-13 1988-01-13 待ち時間監視回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63005601A JPH01181256A (ja) 1988-01-13 1988-01-13 待ち時間監視回路

Publications (1)

Publication Number Publication Date
JPH01181256A true JPH01181256A (ja) 1989-07-19

Family

ID=11615741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63005601A Pending JPH01181256A (ja) 1988-01-13 1988-01-13 待ち時間監視回路

Country Status (1)

Country Link
JP (1) JPH01181256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018194896A (ja) * 2017-05-12 2018-12-06 キヤノン株式会社 情報処理装置、情報処理方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018194896A (ja) * 2017-05-12 2018-12-06 キヤノン株式会社 情報処理装置、情報処理方法及びプログラム

Similar Documents

Publication Publication Date Title
KR100269650B1 (ko) 회로 에뮬레이터된 atm 교환기에서 stm 셀을 스위칭시키기 위한 스위치 노드 및 방법
US5144619A (en) Common memory switch for routing data signals comprising ATM and STM cells
EP0581486B1 (en) High bandwidth packet switch
EP0413899B1 (en) Packet switching system having bus matrix switch
JP3859864B2 (ja) キュー管理システム
JPH03101441A (ja) スイッチングシステム
US6167041A (en) Switch with flexible link list manager for handling ATM and STM traffic
JPH021669A (ja) スイッチングシステム及びその構成方法
JPH11122252A (ja) ショートセル多重化装置
US6137795A (en) Cell switching method and cell exchange system
EP0537743B1 (en) Switching method for a common memory based switching field and the switching field
EP0870415B1 (en) Switching apparatus
JP3204996B2 (ja) 非同期時分割多重伝送装置およびスイッチ素子
JPH01181256A (ja) 待ち時間監視回路
JPH07336354A (ja) Stmデータ/atmセル変換方法及び装置
JP3606627B2 (ja) 固定長パケット分解装置
JPH0290834A (ja) Atm通話路装置及びatm回線終端装置
JP3514215B2 (ja) スケジューリング回路
JP2546526B2 (ja) 交換システム
JPH01270431A (ja) 高速パケット交換スイッチ
JP2002368785A (ja) スケジューリング装置およびセル通信装置
JP2899609B2 (ja) セル送出装置
JP2734862B2 (ja) Atmスイッチのセル順序整合方式
JP2751832B2 (ja) Atm網および網構成装置
JPH06224932A (ja) パケット変換装置