JPH01180004A - プログラマブルコントローラの時分割入力方法 - Google Patents
プログラマブルコントローラの時分割入力方法Info
- Publication number
- JPH01180004A JPH01180004A JP63003380A JP338088A JPH01180004A JP H01180004 A JPH01180004 A JP H01180004A JP 63003380 A JP63003380 A JP 63003380A JP 338088 A JP338088 A JP 338088A JP H01180004 A JPH01180004 A JP H01180004A
- Authority
- JP
- Japan
- Prior art keywords
- input
- digit
- signal
- input data
- designation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000003111 delayed effect Effects 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013481 data capture Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 240000003473 Grevillea banksii Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野〕
この発明はプログラマブルコントローラの入カニニット
の入力方法に係り、特にプログラマブルコントローラの
ダイナミック入力方法に関するものであるう 〔従来の技術〕 榊器、装置、システム等の高度なシーケンス制御に多用
されているプログラマブルコントローラにおいて、ｌＡ
部からの多点数の入力を適切に分割し、切替手段を設け
て順々に、繰返し取り込むダイナミック入力方法が用い
られることがある。
の入力方法に係り、特にプログラマブルコントローラの
ダイナミック入力方法に関するものであるう 〔従来の技術〕 榊器、装置、システム等の高度なシーケンス制御に多用
されているプログラマブルコントローラにおいて、ｌＡ
部からの多点数の入力を適切に分割し、切替手段を設け
て順々に、繰返し取り込むダイナミック入力方法が用い
られることがある。
第４図は従来のダイナミック入力方法を採用したプログ
ラマブルコントローラの入カニニットおよびコントロー
ル部の一例を示すブロック図であり１図において、（１
）は外部から入力信号を取り込む入力回路部である。こ
の入力回路部（１）はその多点数の入力端子（図示せず
）を例えば８点を単位としたブロックに分けて、外部か
らの上記入力信号を別途入力された指定信号により指定
されたブロック毎に取り込むものであるが、以下説明の
便宜上、上記ブロックを「桁」と記すことにし９例えば
ブロック指定信号を桁指定と記す。（２）は入力データ
を一次的に保管する入力デーフランチ部であり、ラッチ
手段１’２１１〜＠から構成されている。（３）は発振
子、（４）はこの発振子（３）が出力するパルスを分周
するカウンターなどの分周ｉ、（５１はこの分周器（４
）からの分局されたパルスを桁指定信号に変換するデコ
ーダである。（ＩＩはプログラマブルコントローラ全体
を制御するコントロール部であり 。
ラマブルコントローラの入カニニットおよびコントロー
ル部の一例を示すブロック図であり１図において、（１
）は外部から入力信号を取り込む入力回路部である。こ
の入力回路部（１）はその多点数の入力端子（図示せず
）を例えば８点を単位としたブロックに分けて、外部か
らの上記入力信号を別途入力された指定信号により指定
されたブロック毎に取り込むものであるが、以下説明の
便宜上、上記ブロックを「桁」と記すことにし９例えば
ブロック指定信号を桁指定と記す。（２）は入力データ
を一次的に保管する入力デーフランチ部であり、ラッチ
手段１’２１１〜＠から構成されている。（３）は発振
子、（４）はこの発振子（３）が出力するパルスを分周
するカウンターなどの分周ｉ、（５１はこの分周器（４
）からの分局されたパルスを桁指定信号に変換するデコ
ーダである。（ＩＩはプログラマブルコントローラ全体
を制御するコントロール部であり 。
ＣＰＵ（中央処理装置）およびプログラムやデータを記
憶するメモリ等（共に図示せず）から構成されている。
憶するメモリ等（共に図示せず）から構成されている。
このコントロール部ｆｌＧは通常、上記入カニニットか
ら独立し、この入カニニットを構成する上記入力デーフ
ランチ部（２）とデータの授受をシリアルに行なう堡号
線Ａで接続されている。
ら独立し、この入カニニットを構成する上記入力デーフ
ランチ部（２）とデータの授受をシリアルに行なう堡号
線Ａで接続されている。
次に動作について説明する。入力回路部（１）は発振子
（３）の出力パルス信号を分局器（４）で分周し、この
分周されたパルス信号を入力されたデコーダ（５）から
出力された桁指定信号により、指定された桁の入力デー
タを取り込んで出力すると共に上記デコーダ（５）から
の桁指定信号は入力データランチ部（２）の桁指定に対
応する例えばランチ手段Ｉ２１１にも入力され、上記入
力回路部１１）で取り込まれた入力データは上記ラッチ
手段ａｔ＋にラッチされる。上？デコーダ（５）からは
桁指定信号が例えば＋、２，３゜４．１，２．・・・・
・・と順番に、繰返し出力され、これ等の桁指定信号に
より指定された入力データを上記入力回路部（１）で取
り込み１桁指定に対応するラッチ手段（２＋１− ｅ２
４に逐次ラッチされ、常に最新のデータに更新されて保
管される。コントロール部Ｏ１１け上記入力データラン
チ部（２）に−時的に保管されている入力データを必要
なときに、信号ＭＡを介して取り込む。
（３）の出力パルス信号を分局器（４）で分周し、この
分周されたパルス信号を入力されたデコーダ（５）から
出力された桁指定信号により、指定された桁の入力デー
タを取り込んで出力すると共に上記デコーダ（５）から
の桁指定信号は入力データランチ部（２）の桁指定に対
応する例えばランチ手段Ｉ２１１にも入力され、上記入
力回路部１１）で取り込まれた入力データは上記ラッチ
手段ａｔ＋にラッチされる。上？デコーダ（５）からは
桁指定信号が例えば＋、２，３゜４．１，２．・・・・
・・と順番に、繰返し出力され、これ等の桁指定信号に
より指定された入力データを上記入力回路部（１）で取
り込み１桁指定に対応するラッチ手段（２＋１− ｅ２
４に逐次ラッチされ、常に最新のデータに更新されて保
管される。コントロール部Ｏ１１け上記入力データラン
チ部（２）に−時的に保管されている入力データを必要
なときに、信号ＭＡを介して取り込む。
入力回路部＋１１から入力された入力データをコントロ
ール部０１に取り込むに際し、入力デーフランチ部（２
）に−時的に保管するようにした従来のダイナミック入
力方法を用いたプログラマブルコントローラは、上記入
力データラッチ部（２）を備えねばならず、このランチ
部を構成する回路部品の数が多いためにプリント配線基
板に上記回路部品を実装する上で部品配置、配線が困難
となり、かつ高価なものになるなどの課題があった。
ール部０１に取り込むに際し、入力デーフランチ部（２
）に−時的に保管するようにした従来のダイナミック入
力方法を用いたプログラマブルコントローラは、上記入
力データラッチ部（２）を備えねばならず、このランチ
部を構成する回路部品の数が多いためにプリント配線基
板に上記回路部品を実装する上で部品配置、配線が困難
となり、かつ高価なものになるなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、入力データをラッチすることな（、逐次取り込
むことができるプログラマブルコントローラのダイナミ
ック入力方法を得ることを目的とする。
もので、入力データをラッチすることな（、逐次取り込
むことができるプログラマブルコントローラのダイナミ
ック入力方法を得ることを目的とする。
この発明に係るプログラマブルコントローラのダイナミ
ック入力方法は、コントロール部から入力回路部および
信号遅延回路部に桁指定信号が入力される段階と、ＩＡ
部からの入力データのうち上記桁指定信号により指定さ
れた桁のデータを上記入力回路部に取り込む段階と、上
記信号遅延回路部に入力された桁指定信号を上記入力回
路部における入力データ取り込み時の上記桁指定信号の
入力からの時間遅れに相当する時間以上に遅延させて遅
延桁指定信号とする段階と、この遅延桁指定信号を上？
コントロール部へ返送する段階と、上記コントロール部
に上記遅延桁指定信号が入力されると、このコントロー
ル部が上記入力回路部にすでに取り込まれている上記桁
指定信号で指定された入力データを取り込む段階と、上
記コントロール部が桁指定を更新し、新たな桁指定信号
を出力する段階とからなるものである。
ック入力方法は、コントロール部から入力回路部および
信号遅延回路部に桁指定信号が入力される段階と、ＩＡ
部からの入力データのうち上記桁指定信号により指定さ
れた桁のデータを上記入力回路部に取り込む段階と、上
記信号遅延回路部に入力された桁指定信号を上記入力回
路部における入力データ取り込み時の上記桁指定信号の
入力からの時間遅れに相当する時間以上に遅延させて遅
延桁指定信号とする段階と、この遅延桁指定信号を上？
コントロール部へ返送する段階と、上記コントロール部
に上記遅延桁指定信号が入力されると、このコントロー
ル部が上記入力回路部にすでに取り込まれている上記桁
指定信号で指定された入力データを取り込む段階と、上
記コントロール部が桁指定を更新し、新たな桁指定信号
を出力する段階とからなるものである。
この発明においては、コントロール部から入力回路部お
よび信号遅延回路部にデータとして桁指定信号が入力さ
れて、この桁指定信号の入力により上２入力回路部は指
定された桁の入力データを取り込み、信号遅延回路は上
記桁指定信号より上記入力回路部のデータ取り込み時間
相当以上に位相が遅れた信号を遅延桁指定信号として出
力し。
よび信号遅延回路部にデータとして桁指定信号が入力さ
れて、この桁指定信号の入力により上２入力回路部は指
定された桁の入力データを取り込み、信号遅延回路は上
記桁指定信号より上記入力回路部のデータ取り込み時間
相当以上に位相が遅れた信号を遅延桁指定信号として出
力し。
この遅延桁指定信号が入力された上記コントロール部は
この信号の桁指定が先に出力した上記桁指定信号と同一
であることより上記入力回路部に指定した桁の入力デー
タが取り込み完了したものと判断してこの入力データを
取り込み１桁指定を更新して新たな桁指定信号を出方す
る。
この信号の桁指定が先に出力した上記桁指定信号と同一
であることより上記入力回路部に指定した桁の入力デー
タが取り込み完了したものと判断してこの入力データを
取り込み１桁指定を更新して新たな桁指定信号を出方す
る。
区下、この発明を用いた一実施例を第１図〜第３図によ
り説明する。
り説明する。
図中、従来のものと同一符号で表わしたものは従来例の
それと同一、もしくは従来例に相当するものである。
それと同一、もしくは従来例に相当するものである。
第１図はこの発明のダイナミック入力方法を用いたプロ
グラマブルコントローラの入出カニニットおよびコント
ロール部をブロックで示した図である。図において、（
６）は入力回路部（１）からのデータ入力およびコント
ロール部口１との通信を司どる入力データ？Ｉｔｌｌ
外部、（７）は後述の出力回路部（９）からのデータ出
力およびコントロール部Ｑ１との通信を司どる出力デー
タ制御部、（８）は入力された桁指定信号を入力回路部
１１）の入力データ取り込み時の。
グラマブルコントローラの入出カニニットおよびコント
ロール部をブロックで示した図である。図において、（
６）は入力回路部（１）からのデータ入力およびコント
ロール部口１との通信を司どる入力データ？Ｉｔｌｌ
外部、（７）は後述の出力回路部（９）からのデータ出
力およびコントロール部Ｑ１との通信を司どる出力デー
タ制御部、（８）は入力された桁指定信号を入力回路部
１１）の入力データ取り込み時の。
この入力回路部＋１１を構成する信号絶縁回路やＯＲ回
路等に起因する時間連れ、すなわち上記桁指定信号の入
力から指定された桁の入力データの取り込み完了までの
時間以上その位相を遅延させて遅延桁指定信号として出
力する信号遅延回路部、（９）は外部へデータを出力す
る出力回路部である。なお、コントロール部０１け従来
例に示した機能のほかに、データとして上記桁指定信号
を出力し、さらにこの桁指定信号と入力された上記遅延
桁指定信号との桁指定を比較して上記入力回路部（１）
における指定された桁の入力データの取り込みの完了を
判断する機能を有す。上記入出カニニットは上記コント
ロール部Ｏ１を除いたブロック］１）および（６）〜（
９）で構成され１上記入出カニニツトを構成する入力デ
ータ制御部（６）および出力データ毒ＩＩ御部（７）と
上記コントロール部ｉｌＧとの間はそれぞれデータの授
受をシリアルに行なう信号線（Ａ）、 （Ｇ）により接
続されている。
路等に起因する時間連れ、すなわち上記桁指定信号の入
力から指定された桁の入力データの取り込み完了までの
時間以上その位相を遅延させて遅延桁指定信号として出
力する信号遅延回路部、（９）は外部へデータを出力す
る出力回路部である。なお、コントロール部０１け従来
例に示した機能のほかに、データとして上記桁指定信号
を出力し、さらにこの桁指定信号と入力された上記遅延
桁指定信号との桁指定を比較して上記入力回路部（１）
における指定された桁の入力データの取り込みの完了を
判断する機能を有す。上記入出カニニットは上記コント
ロール部Ｏ１を除いたブロック］１）および（６）〜（
９）で構成され１上記入出カニニツトを構成する入力デ
ータ制御部（６）および出力データ毒ＩＩ御部（７）と
上記コントロール部ｉｌＧとの間はそれぞれデータの授
受をシリアルに行なう信号線（Ａ）、 （Ｇ）により接
続されている。
次に動作について、第２図に示したフローチャートによ
り説明する。
り説明する。
外部機器、装置、システム等からの入力データを入力回
路部＋１）から入力し、コントロール部ｏ１に取り込む
に際し、上記コントロール部００けデータとして桁指定
信号を出力し、この桁指定信号は信号線（Ａ）、入力デ
ータ制御部（６）、信号線（Ｂ）、出力データ制御部（
７）、データ授受をパラレルに行なうための信号線（０
）を介して上記入力回路部＋１）および信号遅延回路部
（８）に入力される（ステップ１１１）。
路部＋１）から入力し、コントロール部ｏ１に取り込む
に際し、上記コントロール部００けデータとして桁指定
信号を出力し、この桁指定信号は信号線（Ａ）、入力デ
ータ制御部（６）、信号線（Ｂ）、出力データ制御部（
７）、データ授受をパラレルに行なうための信号線（０
）を介して上記入力回路部＋１）および信号遅延回路部
（８）に入力される（ステップ１１１）。
上記入力回路部１１）は入力された桁指定信号で指定さ
れた桁の入力データだけを取り込み、この取り適寸れた
入力データは信号線（データバス）Ｅを介して入力デー
タＩ？ｔ１１■部（６）へ出力される（ステップ１１２
）。一方、信号遅延回路部（８）は上記桁指定信号が入
力されるとこの桁指定信号よりも上記入力回路部Ｉｌ＋
の入力データ取り込み時の時間遅れに相当する時間以上
位相の連れた遅延桁指定信号を出力する（ステップ１１
３）。この遅延桁指定信号は信号線（Ｄ）、入力データ
制御部（６）、信号線（Ｂｌ出力データ制御部（７）、
信号線ｆＧｌを介して上記コントロール部０１へ転送さ
れる（ステップ１１４）。
れた桁の入力データだけを取り込み、この取り適寸れた
入力データは信号線（データバス）Ｅを介して入力デー
タＩ？ｔ１１■部（６）へ出力される（ステップ１１２
）。一方、信号遅延回路部（８）は上記桁指定信号が入
力されるとこの桁指定信号よりも上記入力回路部Ｉｌ＋
の入力データ取り込み時の時間遅れに相当する時間以上
位相の連れた遅延桁指定信号を出力する（ステップ１１
３）。この遅延桁指定信号は信号線（Ｄ）、入力データ
制御部（６）、信号線（Ｂｌ出力データ制御部（７）、
信号線ｆＧｌを介して上記コントロール部０１へ転送さ
れる（ステップ１１４）。
上記コントロール部０１は入力された上記遅延桁指定信
号と先に出力した上記桁指定信号を比較して、これ等の
桁指定が同一であれば上紀入カ回路部１１）における指
定した桁の入力データの取り込みが完了して上記入力デ
ータ制御部（６）に上記指定した桁の入力データがそろ
ったものと判断しくステップ＋ ＋ ５ ）、上妃入カ
データの取り込みを指令し、上記入力データを上記入力
データ制御部（６）から信号線（Ｂ）、出力データ制御
部（７）、信号線（Ｇ）を介して上２コントロール部α
値に取り込む（ステップ１１６）。第３図は上記ステッ
プ１１５において上記コントローラ部ＩＩＩが遅延桁指
定信号の入力により上記入力回路部（１）における入力
データの取り込み完了を判断できる理由を説明するもの
で、上記入力回路部１１＋および信号遷延回路部（８）
に桁指定信号が入力されてから（ステップ１１１ ）、
上記入力回路部１１）に指定された桁の入力データの屯
り込みが完了する（ステップ１１２）までの遅延時間又
と、上記信号遅延回路部（８）から遅延桁指定信号が出
力される（ステップ１１３）までの遅延時間Ｙの関係を
示す。上記遅延時間Ｙは上記入力回路部＋Ｉ）における
この入力回路部（１）の構成要素等に起因する入力デー
タの取り込みの時間遅れを補償するために、上記遅延時
間Ｘ以上であればよいが実際には上記入力回路部（１）
や信号遅延回路部（８）の構成要素のバラツキや経年変
化を考慮して遅延時間Ｘよりも十分に大きく設定される
。
号と先に出力した上記桁指定信号を比較して、これ等の
桁指定が同一であれば上紀入カ回路部１１）における指
定した桁の入力データの取り込みが完了して上記入力デ
ータ制御部（６）に上記指定した桁の入力データがそろ
ったものと判断しくステップ＋ ＋ ５ ）、上妃入カ
データの取り込みを指令し、上記入力データを上記入力
データ制御部（６）から信号線（Ｂ）、出力データ制御
部（７）、信号線（Ｇ）を介して上２コントロール部α
値に取り込む（ステップ１１６）。第３図は上記ステッ
プ１１５において上記コントローラ部ＩＩＩが遅延桁指
定信号の入力により上記入力回路部（１）における入力
データの取り込み完了を判断できる理由を説明するもの
で、上記入力回路部１１＋および信号遷延回路部（８）
に桁指定信号が入力されてから（ステップ１１１ ）、
上記入力回路部１１）に指定された桁の入力データの屯
り込みが完了する（ステップ１１２）までの遅延時間又
と、上記信号遅延回路部（８）から遅延桁指定信号が出
力される（ステップ１１３）までの遅延時間Ｙの関係を
示す。上記遅延時間Ｙは上記入力回路部＋Ｉ）における
この入力回路部（１）の構成要素等に起因する入力デー
タの取り込みの時間遅れを補償するために、上記遅延時
間Ｘ以上であればよいが実際には上記入力回路部（１）
や信号遅延回路部（８）の構成要素のバラツキや経年変
化を考慮して遅延時間Ｘよりも十分に大きく設定される
。
次に上記コントロール部α値は入力データの取り込みの
続行の要否を判断する（ステップ１１７）が辿常、入力
データは順々にエンドレスに繰返しｍｈ込１れるもので
あるから、上記桁指定信号を次の桁に更新して（ステッ
プｚｓ）、！初のスラップ１１１に戻り、このフローを
繰返して必要とする入力データを逐次取り込む。なおス
テップ１１５にて、コントロール部ａｌは先に出力した
桁指定信号と桁指定が一致した遅延桁指定信号が入力さ
れなげればステップ１１１に戻り、上記桁指定信号を出
力する。 − なお、上記実施例では入力データ制御部（６）および出
力データ耶制御部（７）を介してプログラマブルコント
ローラのコントロール部ａＩとシリアルにデータの授受
を行なうものを示したが、上記入カデータ罪Ｉ句部（６
）と出力データ制御部（７）は入出力制御部として一体
となったものでも良く、またデータの授受もシリアルで
なくパラレルに行なう方式であっても良い。
続行の要否を判断する（ステップ１１７）が辿常、入力
データは順々にエンドレスに繰返しｍｈ込１れるもので
あるから、上記桁指定信号を次の桁に更新して（ステッ
プｚｓ）、！初のスラップ１１１に戻り、このフローを
繰返して必要とする入力データを逐次取り込む。なおス
テップ１１５にて、コントロール部ａｌは先に出力した
桁指定信号と桁指定が一致した遅延桁指定信号が入力さ
れなげればステップ１１１に戻り、上記桁指定信号を出
力する。 − なお、上記実施例では入力データ制御部（６）および出
力データ耶制御部（７）を介してプログラマブルコント
ローラのコントロール部ａＩとシリアルにデータの授受
を行なうものを示したが、上記入カデータ罪Ｉ句部（６
）と出力データ制御部（７）は入出力制御部として一体
となったものでも良く、またデータの授受もシリアルで
なくパラレルに行なう方式であっても良い。
以上のように、この発明によればコントロール部から出
力された桁指定信号により入力回路部に指定された桁の
入力データを取り込み、上記桁指定信号より所定時間位
相の遅れた遅延桁指定信号の入力により、上記コントロ
ール部が上記入力回路部における上記入力データの取り
込み完了を判断してこの入力データを取り込むようにし
たので。
力された桁指定信号により入力回路部に指定された桁の
入力データを取り込み、上記桁指定信号より所定時間位
相の遅れた遅延桁指定信号の入力により、上記コントロ
ール部が上記入力回路部における上記入力データの取り
込み完了を判断してこの入力データを取り込むようにし
たので。
このダイナミック入力方法の採用により装置の構成が簡
単かつ安価となり、またプリント配線基板実装が容易な
プログラマブルコントローラが得られる効果がある。
単かつ安価となり、またプリント配線基板実装が容易な
プログラマブルコントローラが得られる効果がある。
第１図はこの発明の一実施例であるプログラマブルコン
トローラのダイナミック入力方法を用いた入力カユニッ
トおよびコントロール部のブロックを示す図、第２図は
第１図に示した回路の動作を示すフローチャート、第３
図は第２図に示し穴フローチャートに示した桁指定信号
入力に対する入力回路部の入力データの取り込み遅延時
間と遅延桁指定信号の出力時間の関係の説明図、第４図
は従来のプログラマブルコントローラのダイナミック入
力方法を用いた入カニニットおよびコントロール部のブ
ロックを示す図である。図において＼ （１）は入力回路部、（６）は入力データ制御部、（７
）は出力データ制御部、（８）は信号遅延回路部、 ｎ
ｏはコントロール部、（Ｃ）は桁指定信号線を示す。 なお９図中同一群号は同一、又は相当部分を示す。
トローラのダイナミック入力方法を用いた入力カユニッ
トおよびコントロール部のブロックを示す図、第２図は
第１図に示した回路の動作を示すフローチャート、第３
図は第２図に示し穴フローチャートに示した桁指定信号
入力に対する入力回路部の入力データの取り込み遅延時
間と遅延桁指定信号の出力時間の関係の説明図、第４図
は従来のプログラマブルコントローラのダイナミック入
力方法を用いた入カニニットおよびコントロール部のブ
ロックを示す図である。図において＼ （１）は入力回路部、（６）は入力データ制御部、（７
）は出力データ制御部、（８）は信号遅延回路部、 ｎ
ｏはコントロール部、（Ｃ）は桁指定信号線を示す。 なお９図中同一群号は同一、又は相当部分を示す。
Claims (1)
- コントローラ部から入力回路部および信号遅延回路部に
桁指定信号が入力される段階と、外部からの入力データ
のうち上記桁指定信号により指定された桁のデータを上
記入力回路部に取り込む段階と、上記信号遅延回路部に
入力された桁指定信号を上記入力回路部における入力デ
ータ取り込み時の上記桁指定信号の入力からの時間遅れ
に相当する時間以上に遅延させて遅延桁指定信号とする
段階と、この遅延桁指定信号を上記コントロール部へ返
送する段階と、上記コントロール部に上記遅延桁指定信
号が入力されると、このコントロール部が上記入力回路
部にすでに取り込まれている上記桁指定信号で指定され
た入力データを取り込む段階と、上記コントローラ部が
桁指定を更新し、新たな桁指定信号を出力する段階とか
らなることを特徴とするプログラマプルコントローラの
ダイナミック入力方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003380A JPH0719121B2 (ja) | 1988-01-11 | 1988-01-11 | プログラマブルコントローラの時分割入力方法 |
| US07/295,323 US5008802A (en) | 1988-01-11 | 1989-01-10 | Dynamic input method and apparatus for programmable controller |
| DE3900642A DE3900642C2 (de) | 1988-01-11 | 1989-01-11 | Programmierbare Steuerung und zugehöriges Eingabeverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003380A JPH0719121B2 (ja) | 1988-01-11 | 1988-01-11 | プログラマブルコントローラの時分割入力方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01180004A true JPH01180004A (ja) | 1989-07-18 |
| JPH0719121B2 JPH0719121B2 (ja) | 1995-03-06 |
Family
ID=11555746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63003380A Expired - Fee Related JPH0719121B2 (ja) | 1988-01-11 | 1988-01-11 | プログラマブルコントローラの時分割入力方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5008802A (ja) |
| JP (1) | JPH0719121B2 (ja) |
| DE (1) | DE3900642C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4027950C1 (ja) * | 1990-09-04 | 1991-12-19 | Honeywell B.V., Amsterdam, Nl | |
| US5225974A (en) * | 1990-10-30 | 1993-07-06 | Allen-Bradley Company, Inc. | Programmable controller processor with an intelligent functional module interface |
| KR20180041319A (ko) | 2016-10-14 | 2018-04-24 | 엘에스산전 주식회사 | 펄스 신호 인식 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5151248A (en) * | 1974-10-31 | 1976-05-06 | Fujitsu Ltd | Shingotensohoshiki |
| DE2612316C3 (de) * | 1976-03-23 | 1979-04-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Steuerung des Multiplexbetriebes zwischen mehreren Kanälen und einer zentralen Steuerschaltung eines Ein-/Ausgabewerkes in einem Datenverarbeitungssystem |
| US4115861A (en) * | 1977-03-28 | 1978-09-19 | Instrumentation Specialties Company | Chemical analyzer |
| JPS5539933A (en) * | 1978-09-13 | 1980-03-21 | Nissan Motor Co Ltd | Process control device |
| US4740891A (en) * | 1985-05-06 | 1988-04-26 | Tektronix, Inc. | Asynchronous state machine |
-
1988
- 1988-01-11 JP JP63003380A patent/JPH0719121B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-10 US US07/295,323 patent/US5008802A/en not_active Expired - Lifetime
- 1989-01-11 DE DE3900642A patent/DE3900642C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719121B2 (ja) | 1995-03-06 |
| DE3900642A1 (de) | 1989-07-20 |
| US5008802A (en) | 1991-04-16 |
| DE3900642C2 (de) | 1996-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535926B1 (en) | Time synchronization system for industrial control network using global reference pulses | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| US5440721A (en) | Method and apparatus for controlling signal timing of cascaded signal processing units | |
| JPH0210922A (ja) | デジタル位相差検出回路及び位相差検出方法 | |
| JPH01180004A (ja) | プログラマブルコントローラの時分割入力方法 | |
| US5038059A (en) | Status register with asynchronous set and reset signals | |
| US5487163A (en) | Fast synchronization of asynchronous signals with a synchronous system | |
| US5130921A (en) | Digital controller for scanned actual condition signals | |
| CA1274002A (en) | Event distribution and combination system | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JPH08228157A (ja) | データ転送回路 | |
| JPH04207520A (ja) | 非同期クロックパルスの同期化方式 | |
| JPH04220707A (ja) | 信号保持回路 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JP2883664B2 (ja) | アナログ・デジタル変換装置 | |
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JPH04180112A (ja) | マイクロプロセッサ | |
| JP2001094986A (ja) | 画像データ出力装置及び出力方法 | |
| JPH0422220A (ja) | タイマー回路 | |
| JPH0635852A (ja) | データ受信装置 | |
| CA2249250A1 (en) | System and method for compensating for delays of a signal in a component of a synchronous system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |