JPH01179995A - マトリクス型液晶表示装置とその欠陥検出方法 - Google Patents
マトリクス型液晶表示装置とその欠陥検出方法Info
- Publication number
- JPH01179995A JPH01179995A JP63004250A JP425088A JPH01179995A JP H01179995 A JPH01179995 A JP H01179995A JP 63004250 A JP63004250 A JP 63004250A JP 425088 A JP425088 A JP 425088A JP H01179995 A JPH01179995 A JP H01179995A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- bus
- scanning line
- drain
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 239000011159 matrix material Substances 0.000 title claims description 16
- 238000001514 detection method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000002950 deficient Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 102100040428 Chitobiosyldiphosphodolichol beta-mannosyltransferase Human genes 0.000 description 1
- 101710139363 Mini-ribonuclease 3 Proteins 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000035922 thirst Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Locating Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はゲート接続対向マトリクス方式の液晶表示装置
とその欠陥検出方法に関し、 ゲート接続対向マ） ＩＪクス方式の液晶表示装置にお
いて、欠陥を容易に検出できるようにすることを目的と
し、 対向配置された透明絶縁性基板からなるＴＦＴ基板およ
び対向基板と、この両者間に挟持された液晶を有し、上
記ＴＦＴ基板上に平行に配列された複数本の走査ライン
と、各走査ライン間に配置された複数個の表示電極と、
該表示電極対応に配設された複数個のＴＦＴとを具備し
、該ＴＦＴのゲート電極は対応する走査ラインに、ソー
ス電極は対応する表示電極に、ドレイン電極は隣接する
走査ラインに接続され、前記対向基板上に表示データを
供給する信号ラインが前記走査ラインに直交する方向に
平行に配列されてなる液晶表示装置において、前記走査
ラインが、前記ゲート電極が接続されたゲートバスと、
前記ドレイン電極が接続されたドレインバスとが絶縁膜
を介して積層され、且つ該ゲートバスおよびドレインバ
ス間が、少なくとも前記ＴＦＴ基板周辺部に設けられた
端末部において接続された構成とする。
とその欠陥検出方法に関し、 ゲート接続対向マ） ＩＪクス方式の液晶表示装置にお
いて、欠陥を容易に検出できるようにすることを目的と
し、 対向配置された透明絶縁性基板からなるＴＦＴ基板およ
び対向基板と、この両者間に挟持された液晶を有し、上
記ＴＦＴ基板上に平行に配列された複数本の走査ライン
と、各走査ライン間に配置された複数個の表示電極と、
該表示電極対応に配設された複数個のＴＦＴとを具備し
、該ＴＦＴのゲート電極は対応する走査ラインに、ソー
ス電極は対応する表示電極に、ドレイン電極は隣接する
走査ラインに接続され、前記対向基板上に表示データを
供給する信号ラインが前記走査ラインに直交する方向に
平行に配列されてなる液晶表示装置において、前記走査
ラインが、前記ゲート電極が接続されたゲートバスと、
前記ドレイン電極が接続されたドレインバスとが絶縁膜
を介して積層され、且つ該ゲートバスおよびドレインバ
ス間が、少なくとも前記ＴＦＴ基板周辺部に設けられた
端末部において接続された構成とする。
本発明はゲート接続対向マｌ−ＩＪクス方式液晶表示装
置とその欠陥検出方法に関する。
置とその欠陥検出方法に関する。
薄膜トランジスタで液晶セルを駆動する方式（アクティ
ブマトリクス方式）の最大の課題は、いかに製造歩留を
上げ、低コスト化できるかにかかっている。そこでパス
ライン間短絡による線欠陥を無くし、歩留を向上させる
ことを目的として、本発明者らは先に、特願昭６１−２
１２６９６号および特願昭６１−３０７７５０号で、パ
スライン間の交差が存在しないゲート接続対向マトリク
ス方式のマ） ＩＪクス型液晶表示装置を提唱した。
ブマトリクス方式）の最大の課題は、いかに製造歩留を
上げ、低コスト化できるかにかかっている。そこでパス
ライン間短絡による線欠陥を無くし、歩留を向上させる
ことを目的として、本発明者らは先に、特願昭６１−２
１２６９６号および特願昭６１−３０７７５０号で、パ
スライン間の交差が存在しないゲート接続対向マトリク
ス方式のマ） ＩＪクス型液晶表示装置を提唱した。
上記ゲート接続対向マトリクス方式の液晶表示装置は第
４図の斜視図に示す如く、透明絶縁性基板からなるＴＦ
Ｔ基板１と同じく透明絶縁性基板からなる対向基板１“
とを対向配置し、その間に液晶を挟持した構造を有す
る。上記ＴＦＴ基板１上には複数個の表示電極Ｐがマト
リクス状に配置され、各表示電極Ｐには各画素を駆動す
るＴＦＴ３０が配設され、更にこれら画素を走査するた
めの信号を供給する複数本の走査ライン（スキャンバス
ラ・イン）ＳＢが平行に配列されている。対向基板２上
には、上記表示電極Ｐに対向する電極である対向電極を
兼ね、各画素に表示データを供給する信号ライン（デー
タパスライン）ＤＢが、上記走査ラインＳＢに直交する
方向に配設されている。
４図の斜視図に示す如く、透明絶縁性基板からなるＴＦ
Ｔ基板１と同じく透明絶縁性基板からなる対向基板１“
とを対向配置し、その間に液晶を挟持した構造を有す
る。上記ＴＦＴ基板１上には複数個の表示電極Ｐがマト
リクス状に配置され、各表示電極Ｐには各画素を駆動す
るＴＦＴ３０が配設され、更にこれら画素を走査するた
めの信号を供給する複数本の走査ライン（スキャンバス
ラ・イン）ＳＢが平行に配列されている。対向基板２上
には、上記表示電極Ｐに対向する電極である対向電極を
兼ね、各画素に表示データを供給する信号ライン（デー
タパスライン）ＤＢが、上記走査ラインＳＢに直交する
方向に配設されている。
上記ＴＦＴ３０の各電極のうち、ゲート電極Ｇは走査ラ
インＳＢに、ソース電極Ｓは表示電極Ｐに接続される点
は通常の対向マ） ＩＪクス型液晶表示装置と同じであ
るが、ゲート接続対向マトリクス方式では、ドレイン電
極りを隣接する走査ライン（例えば走査順位が次位の走
査ライン）ＳＢに接続し、コモン電位を供給するための
コモンパスラインを不要化した。従って本方式では、通
常の対向マトリクス方式では走査ラインＳＢに平行に配
列されているコモンパスラインがなくなり、ＴＦＴ基板
１上における各種ラインの交差が皆無となった。このた
めゲート接続方式ではパスライン間短絡発生の要因が除
かれた。
インＳＢに、ソース電極Ｓは表示電極Ｐに接続される点
は通常の対向マ） ＩＪクス型液晶表示装置と同じであ
るが、ゲート接続対向マトリクス方式では、ドレイン電
極りを隣接する走査ライン（例えば走査順位が次位の走
査ライン）ＳＢに接続し、コモン電位を供給するための
コモンパスラインを不要化した。従って本方式では、通
常の対向マトリクス方式では走査ラインＳＢに平行に配
列されているコモンパスラインがなくなり、ＴＦＴ基板
１上における各種ラインの交差が皆無となった。このた
めゲート接続方式ではパスライン間短絡発生の要因が除
かれた。
以上述べた如く、ゲート接続対向マトリクス方弐の液晶
パネルは、２つの走査ライン間に、少なくとも信号ライ
ンと同数のＴＦＴ３０が配設されており、一方の走査ラ
インに各ＴＦＴのゲートが、他方の走査ラインに各ＴＦ
Ｔのドレインが接続された構造を有する。
パネルは、２つの走査ライン間に、少なくとも信号ライ
ンと同数のＴＦＴ３０が配設されており、一方の走査ラ
インに各ＴＦＴのゲートが、他方の走査ラインに各ＴＦ
Ｔのドレインが接続された構造を有する。
これらのＴＦＴ３０のうち１個でもドレイン／ゲート間
が短絡すると、ライン間短絡障害となり、走査ラインＳ
Ｂに平行する３本の表示ラインに表示欠陥が生じる。ラ
イン間抵抗酸いは表示結果からこの短絡ＴＦＴを直接具
つけることは、各走査ラインＳＢが平行しているため困
難である。
が短絡すると、ライン間短絡障害となり、走査ラインＳ
Ｂに平行する３本の表示ラインに表示欠陥が生じる。ラ
イン間抵抗酸いは表示結果からこの短絡ＴＦＴを直接具
つけることは、各走査ラインＳＢが平行しているため困
難である。
短絡原因の解析を行うためにも、また冗長ＴＦＴ構成と
した場合に欠陥修正のためにも、短絡ＴＦＴを的確に検
出できることが不可欠である。
した場合に欠陥修正のためにも、短絡ＴＦＴを的確に検
出できることが不可欠である。
そこで本発明は、ゲート接続対向マトリクス方式の液晶
表示装置において〜欠陥を容易に検出できるようにする
ことを目的とする。
表示装置において〜欠陥を容易に検出できるようにする
ことを目的とする。
第１図の本発明の構成説明図により本発明のゲート接続
対向マｈ ’Ｊクス方式液晶表示装置の要部構成を、第
２図（ａ）〜（Ｃ１によりその欠陥検出方法を説明する
。
対向マｈ ’Ｊクス方式液晶表示装置の要部構成を、第
２図（ａ）〜（Ｃ１によりその欠陥検出方法を説明する
。
ゲート接続方式では各走査ラインＳＢがゲートバスとド
レインバスを兼ねるので、基本的には走査ラインＳＢは
表示ライン毎に各１本あればよい。
レインバスを兼ねるので、基本的には走査ラインＳＢは
表示ライン毎に各１本あればよい。
この走査ラインを本発明では、ゲート電極Ｇを接続する
ゲートバス２と、ドレイン電極りを接続するドレインバ
ス３を絶縁膜を介して積層した構造とし、少なくともＴ
ＦＴ基板１の周辺部に設けられた端末部Ｔ（第１図参照
）でこの両者を接続しておく。
ゲートバス２と、ドレイン電極りを接続するドレインバ
ス３を絶縁膜を介して積層した構造とし、少なくともＴ
ＦＴ基板１の周辺部に設けられた端末部Ｔ（第１図参照
）でこの両者を接続しておく。
上述の構成で各部がすべて正常に作成されていれば、各
走査ラインＳＢを構成するゲートバス２とドレインバス
３は同電位であり、また、各走査ラインＳＢはそれぞれ
独立に所望の電位を与えることができ、通常のゲート接
続方式と何ら変わることなく動作する。
走査ラインＳＢを構成するゲートバス２とドレインバス
３は同電位であり、また、各走査ラインＳＢはそれぞれ
独立に所望の電位を与えることができ、通常のゲート接
続方式と何ら変わることなく動作する。
上記構成とした液晶表示装置において、第２図（ａ）に
示す如く、Ａ−Ａ”で示す走査ラインにゲート電極Ｇが
接続し、Ｂ−Ｂ’ で示す走査ラインにドレイン電極り
が接続するＴＦＴのうち、第ｎ番目のＴＦＴ （以下こ
れをＴ Ｆ Ｔ （ｎ）と記す）のゲート−ドレイン間
が短絡していたとする。この場合には走査ラインＡ−Ａ
’ とＢ−Ｂ’ 間が導通状態となり、Ａ−Ｂ’ 間
は有限の抵抗値を示す。従ってこのような状態では、走
査ラインＡ−Ａ’ とＢ−Ｂ’ の電位は相互に影響
し、正常な動作はできない。
示す如く、Ａ−Ａ”で示す走査ラインにゲート電極Ｇが
接続し、Ｂ−Ｂ’ で示す走査ラインにドレイン電極り
が接続するＴＦＴのうち、第ｎ番目のＴＦＴ （以下こ
れをＴ Ｆ Ｔ （ｎ）と記す）のゲート−ドレイン間
が短絡していたとする。この場合には走査ラインＡ−Ａ
’ とＢ−Ｂ’ 間が導通状態となり、Ａ−Ｂ’ 間
は有限の抵抗値を示す。従ってこのような状態では、走
査ラインＡ−Ａ’ とＢ−Ｂ’ の電位は相互に影響
し、正常な動作はできない。
本発明の構成では、かかる場合に短絡ＴＦＴを検出し、
修復が可能である。
修復が可能である。
即ち、このような場合には、導通状態にある２本の走査
ラインのうちの一方３例えばＢ−Ｂ’ 上の任意の点Ｂ
１或いはＢ２に、同図（ｂ）に示すようにレーザ照射を
行い、ドレインバス３とゲートバス２を短絡させる。こ
の操作を以後レーザ接続と称する。
ラインのうちの一方３例えばＢ−Ｂ’ 上の任意の点Ｂ
１或いはＢ２に、同図（ｂ）に示すようにレーザ照射を
行い、ドレインバス３とゲートバス２を短絡させる。こ
の操作を以後レーザ接続と称する。
同図（Ｃ）は上記レーザ接続を、Ｔ Ｐ Ｔ （ｎｌよ
りＢ゛側の領域■にあるＢ１点で行なった場合の電流経
路を示す図で、この場合にはＢ１点より右側で更にレー
ザ接続を行なっても、Ａ−Ｂ’ 間の抵抗値は変化しな
い。これに対し同図（ｄｉに見られるように、Ｔ Ｐ
Ｔ （ｎｌの左側の領域■内の８２点でレーザ接続した
場合には、Ｂ２点より右側のＢ３．Ｂ４点等で更にレー
ザ照射を行うと、このレーザ接続によってＡ−Ｂ’間の
電流経路は短くなり、Ａ−Ｂ′間の抵抗値が次第に小さ
くなって行く。
りＢ゛側の領域■にあるＢ１点で行なった場合の電流経
路を示す図で、この場合にはＢ１点より右側で更にレー
ザ接続を行なっても、Ａ−Ｂ’ 間の抵抗値は変化しな
い。これに対し同図（ｄｉに見られるように、Ｔ Ｐ
Ｔ （ｎｌの左側の領域■内の８２点でレーザ接続した
場合には、Ｂ２点より右側のＢ３．Ｂ４点等で更にレー
ザ照射を行うと、このレーザ接続によってＡ−Ｂ’間の
電流経路は短くなり、Ａ−Ｂ′間の抵抗値が次第に小さ
くなって行く。
上記の原理でレーザ接続点がＢ１点即ち短絡ＴＦＴより
右か、８２点即ち短絡ＴＦＴより左かを判断できるので
、ＡＢ’ 間の抵抗測定をしながら、レーザ接続を繰り
返すことによって、短絡ＴＦＴの存在する領域をしぼり
込むことができる。
右か、８２点即ち短絡ＴＦＴより左かを判断できるので
、ＡＢ’ 間の抵抗測定をしながら、レーザ接続を繰り
返すことによって、短絡ＴＦＴの存在する領域をしぼり
込むことができる。
短絡ＴＦＴが検出された後、ドレイン接続線りにレーザ
照射し、トレイン接続ｙＡＬを完全に切断しない程度に
抵抗変化を止しさせることで、短絡点の最終確認ができ
る。
照射し、トレイン接続ｙＡＬを完全に切断しない程度に
抵抗変化を止しさせることで、短絡点の最終確認ができ
る。
上述したように、走査ラインＳＢをゲート電極Ｇを接続
するゲートバス２と、ドレイン電極りを接続するドレイ
ンバス３を別個に形成し、この両者を絶縁膜を介して積
層するとともに、少なくとも端末部Ｔで接続しておくこ
とにより、各部が正常な場合にはこのままで正常に動作
し、短絡ＴＦＴが存在する場合には、その短絡ＴＦＴを
検出できる。
するゲートバス２と、ドレイン電極りを接続するドレイ
ンバス３を別個に形成し、この両者を絶縁膜を介して積
層するとともに、少なくとも端末部Ｔで接続しておくこ
とにより、各部が正常な場合にはこのままで正常に動作
し、短絡ＴＦＴが存在する場合には、その短絡ＴＦＴを
検出できる。
短絡ＴＦＴが検出できれば、これをレーザ照射によって
切り離すことによって、線欠陥を点欠陥におさめること
ができ、またＴＦＴを冗長構成としておけば、短絡ＴＦ
Ｔのみを切り離すことによって、完全に欠陥を除去する
ことができる。
切り離すことによって、線欠陥を点欠陥におさめること
ができ、またＴＦＴを冗長構成としておけば、短絡ＴＦ
Ｔのみを切り離すことによって、完全に欠陥を除去する
ことができる。
以下本発明の一実施例を第３図（ａ）〜（ｄ）により説
明する。
明する。
第３図（ａｌは画素部を示す要部平面図、（′ｂ１．
（Ｃ１は（ａ）の１−１矢視部および■−■矢視部を示
す要部断面図である。
（Ｃ１は（ａ）の１−１矢視部および■−■矢視部を示
す要部断面図である。
同図ｔａ）〜ｔｃ）に示すように、本実施例の各部の構
成及び配置は、通常のゲート接続方式と比較し、走査ラ
インＳＢの構成のみが異なる。
成及び配置は、通常のゲート接続方式と比較し、走査ラ
インＳＢの構成のみが異なる。
即ち、走査ラインＳＢは、ゲート電極Ｇとともにゲート
メタル層１１により形成したゲートバス２と、ドレ・イ
ン電極りおよびソース電極Ｓとともにドレインメタル層
１５により形成したドレインバス３とからなり、この両
者の間はゲート絶縁膜１２により絶縁されている。ＴＦ
Ｔの各部のうち、ゲート電極Ｇはゲートバス２に接続さ
れ、ドレイン電極りはドレインバス３に接続される。更
に第３図（ａｌ〜（Ｃ）には図示していないが、上記ゲ
ートバス２とドレインバス３は、ＴＦＴ基板１の周辺部
に配置された端末部Ｔにおいて接続されている。〜なお
同図の１１はゲートメタル層で例えばＴｉ層、１２はＳ
ｉｊ’Ｊ層のようなゲート絶縁層、１３は動作半導体層
としてのａ−３ｉ：Ｈ３Ｊ、１４はコンタクト層として
のｎ“ ａ−３ｉ：Ｈ層、１５はドレインメタル層で例
えばＡ１２層、１６はＳｉＯ□層のようなチャネル上部
保護膜、１７は表示電極Ｐやドレイン接続ｖＡＬを形成
するためのＩＴＯ層である。
メタル層１１により形成したゲートバス２と、ドレ・イ
ン電極りおよびソース電極Ｓとともにドレインメタル層
１５により形成したドレインバス３とからなり、この両
者の間はゲート絶縁膜１２により絶縁されている。ＴＦ
Ｔの各部のうち、ゲート電極Ｇはゲートバス２に接続さ
れ、ドレイン電極りはドレインバス３に接続される。更
に第３図（ａｌ〜（Ｃ）には図示していないが、上記ゲ
ートバス２とドレインバス３は、ＴＦＴ基板１の周辺部
に配置された端末部Ｔにおいて接続されている。〜なお
同図の１１はゲートメタル層で例えばＴｉ層、１２はＳ
ｉｊ’Ｊ層のようなゲート絶縁層、１３は動作半導体層
としてのａ−３ｉ：Ｈ３Ｊ、１４はコンタクト層として
のｎ“ ａ−３ｉ：Ｈ層、１５はドレインメタル層で例
えばＡ１２層、１６はＳｉＯ□層のようなチャネル上部
保護膜、１７は表示電極Ｐやドレイン接続ｖＡＬを形成
するためのＩＴＯ層である。
このような構成とした本実施例で、ゲートバス２とドレ
インバス３をレーザ接続するには、走査ラインＳＢの所
望の部位をレーザ照射することにより、同図（ｄ）に示
す如く、上層のドレインメタル層１５およびその下層の
ゲート絶縁膜１２が溶解し、′溶解したドレインメタル
層１４が下層のゲートメタル層１１と接続する。このよ
うにしてレーザ照射点で走査ラインＳＢのドレインバス
３とゲートバス２間の電気的に接続が形成される。
インバス３をレーザ接続するには、走査ラインＳＢの所
望の部位をレーザ照射することにより、同図（ｄ）に示
す如く、上層のドレインメタル層１５およびその下層の
ゲート絶縁膜１２が溶解し、′溶解したドレインメタル
層１４が下層のゲートメタル層１１と接続する。このよ
うにしてレーザ照射点で走査ラインＳＢのドレインバス
３とゲートバス２間の電気的に接続が形成される。
なお、端末部Ｔにおけるゲートバス２とドレインバス３
との接続も、端末部あるいはその近傍でレーザ接続を行
うことにって形成することもできる。
との接続も、端末部あるいはその近傍でレーザ接続を行
うことにって形成することもできる。
以上説明した如（本発明によれば 、ゲート接続対向マ
トリクス方式の液晶表示装置において、これまで困難で
あった短絡個所を検出することができるので、欠陥の修
復が可能となり、液晶表示装置の信頼度および製造歩留
が向上する。
トリクス方式の液晶表示装置において、これまで困難で
あった短絡個所を検出することができるので、欠陥の修
復が可能となり、液晶表示装置の信頼度および製造歩留
が向上する。
第１図は本発明の構成説明図、
第２図（ａｌ〜［ｄ）は本発明の欠陥検出方法説明図、
第３図（ａｌ〜（ｄｌは本発明一実施例説明図、第４図
はゲート接続対向マトリクス方式液晶表示装置の構成説
明図である。 図において、１はＴＦＴ基板、１’は対向基板、２はゲ
ートバス、３はドレインバス、３０はＴＦＴ。 Ｇはゲート電極、Ｄはドレイン電極、Ｓはソース電極、
Ｐは表示電極、Ｌはドレイン接続線、ＳＢは走査ライン
を示す。 Ｐ表示４４Ｊ Ｇ ケートｅ＆ Ｓ ソース膚）位 Ｄ ｋしイ＞＋歳 Ｌ ドしイソ 、／＄亮Ｅ脂Ｊ八へ談朔習 第１図 （Ｃ） ■ □ ■＊’ｗｐｓのプ
こ戸渇、孝）ミニ３天ｔＷｅｇ已ａ１１ ケート＞？／
Ｌ；ｆ Ｉｓ Ｇ’Ｌイ＞ ｘｙｙ第３１１
１！Ｉ ＤＢ（Ｍ号うイン １頒勺ｆＪＩＬ り一−ｑ名ミ鏝ｈイｔ７マ ト１〕７Ｚソ「戎３衣とＡ
五ネＣｆ／ｌ購へ説明ｍ 貴３４ 図
第３図（ａｌ〜（ｄｌは本発明一実施例説明図、第４図
はゲート接続対向マトリクス方式液晶表示装置の構成説
明図である。 図において、１はＴＦＴ基板、１’は対向基板、２はゲ
ートバス、３はドレインバス、３０はＴＦＴ。 Ｇはゲート電極、Ｄはドレイン電極、Ｓはソース電極、
Ｐは表示電極、Ｌはドレイン接続線、ＳＢは走査ライン
を示す。 Ｐ表示４４Ｊ Ｇ ケートｅ＆ Ｓ ソース膚）位 Ｄ ｋしイ＞＋歳 Ｌ ドしイソ 、／＄亮Ｅ脂Ｊ八へ談朔習 第１図 （Ｃ） ■ □ ■＊’ｗｐｓのプ
こ戸渇、孝）ミニ３天ｔＷｅｇ已ａ１１ ケート＞？／
Ｌ；ｆ Ｉｓ Ｇ’Ｌイ＞ ｘｙｙ第３１１
１！Ｉ ＤＢ（Ｍ号うイン １頒勺ｆＪＩＬ り一−ｑ名ミ鏝ｈイｔ７マ ト１〕７Ｚソ「戎３衣とＡ
五ネＣｆ／ｌ購へ説明ｍ 貴３４ 図
Claims (2)
- （１）対向配置された透明絶縁性基板からなるＴＦＴ基
板（１）および対向基板（１’）と、この両者間に挟持
された液晶を有し、上記ＴＦＴ基板（１）上に平行に配
列された複数本の走査ライン（ＳＢ）と、各走査ライン
間に配置された複数個の表示電極（Ｐ）と、該表示電極
対応に配設された複数個のＴＦＴ（３０）とを具備し、
該ＴＦＴのゲート電極（Ｇ）は対応する走査ラインに、
ソース電極（Ｓ）は対応する表示電極に、ドレイン電極
は隣接する走査ラインに接続され、前記対向基板（１’
）上に表示データを供給する信号ライン（ＤＢ）が前記
走査ライン（ＳＢ）に直交する方向に平行に配列されて
なる液晶表示装置において、前記走査ライン（ＳＢ）が
、前記ゲート電極（Ｇ）が接続されたゲートバス（２）
と、前記ドレイン電極（Ｄ）が接続されたドレインバス
（３）とが絶縁膜を介して積層され、且つ該ゲートバス
およびドレインバス間が、少なくとも前記ＴＦＴ基板（
１）周辺部に設けられた端末部（Ｔ）において接続され
たことを特徴とするマトリクス型液晶表示装置。 - （２）透明絶縁性基板からなるＴＦＴ基板（１）上に平
行に配列された走査ライン（ＳＢ）と、各走査ライン間
に配置された複数個の表示電極（Ｐ）と、該表示電極に
ソース電極（Ｓ）が接続され、対応する走査ラインにゲ
ート電極（Ｇ）が接続され、隣接する走査ラインにドレ
イン電極（Ｄ）が接続されたＴＦＴ（３０）が各表示電
極対応に配設され、前記走査ラインが、前記ゲート電極
が接続されたゲートバス（２）と、前記ドレイン電極が
接続されたドレインバス（３）とが、絶縁膜を介して積
層され、且つ、該積層されたゲートバスおよびドレイン
バスとの間が、少なくとも前記ＴＦＴ基板の周辺部に設
けられた端末部（Ｔ）において接続されたゲート接続対
向マトリクス方式の液晶パネルにおいて、 隣接する２本の走査ライン（ＳＢ）それぞれの端末部（
Ｔ）間の抵抗を監視しながら、前記２本の走査ラインの
一方の所定部位にレーザ接続を行なってその部位におい
てゲートバスとドレインバスとを接続する操作を繰り返
し、その時の抵抗値の変化具合に基づいて欠陥ＴＦＴを
検出することを特徴とするマトリクス型液晶表示装置の
欠陥検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63004250A JPH01179995A (ja) | 1988-01-11 | 1988-01-11 | マトリクス型液晶表示装置とその欠陥検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63004250A JPH01179995A (ja) | 1988-01-11 | 1988-01-11 | マトリクス型液晶表示装置とその欠陥検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01179995A true JPH01179995A (ja) | 1989-07-18 |
Family
ID=11579289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63004250A Pending JPH01179995A (ja) | 1988-01-11 | 1988-01-11 | マトリクス型液晶表示装置とその欠陥検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01179995A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774662A1 (fr) * | 1995-11-17 | 1997-05-21 | Commissariat A L'energie Atomique | Procédé de réalisation collective de puces avec des électrodes sélectivement recouvertes par un dépÔt |
| US6144023A (en) * | 1997-06-06 | 2000-11-07 | Commissariat A L'energie Atomique | Electrode support comprising at least one electrode covered by a deposit and system for reading this support |
-
1988
- 1988-01-11 JP JP63004250A patent/JPH01179995A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774662A1 (fr) * | 1995-11-17 | 1997-05-21 | Commissariat A L'energie Atomique | Procédé de réalisation collective de puces avec des électrodes sélectivement recouvertes par un dépÔt |
| FR2741476A1 (fr) * | 1995-11-17 | 1997-05-23 | Commissariat Energie Atomique | Procede de realisation collective de puces avec des electrodes selectivement recouvertes par un depot |
| US6144023A (en) * | 1997-06-06 | 2000-11-07 | Commissariat A L'energie Atomique | Electrode support comprising at least one electrode covered by a deposit and system for reading this support |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0318224B1 (en) | An active matrix substrate for liquid crystal display | |
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| KR100479525B1 (ko) | 다수의 어레이셀을 포함하는 액정표시장치용 기판 및 이의 제조방법 | |
| JP2000029067A (ja) | アクティブマトリクス基板の集合基板 | |
| JP3381681B2 (ja) | 液晶表示装置およびその断線補修方法 | |
| JPH0944100A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| JPS6222455A (ja) | 薄膜能動素子基板 | |
| US5473452A (en) | Liquid crystal display device with repair structure | |
| CN108873529B (zh) | 一种阵列基板及其修复方法、显示面板 | |
| JPH01179995A (ja) | マトリクス型液晶表示装置とその欠陥検出方法 | |
| JPH02277027A (ja) | 液晶表示装置 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| CN113314546B (zh) | 阵列基板及阵列基板测试方法、显示面板 | |
| KR101157248B1 (ko) | 액정표시장치의 ｍｐｓ 검사배선 구조 | |
| JPH0329925A (ja) | 液晶表示装置 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| KR20000060802A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| KR0121148B1 (ko) | 액정표시소자 | |
| JPH01303415A (ja) | 液晶表示装置 | |
| JPH0862632A (ja) | マトリクス型液晶表示装置及びその製造方法 | |
| JPH06250197A (ja) | アクティブマトリクス型液晶表示パネル |