KR20000060802A - 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 Download PDF

Info

Publication number
KR20000060802A
KR20000060802A KR1019990009421A KR19990009421A KR20000060802A KR 20000060802 A KR20000060802 A KR 20000060802A KR 1019990009421 A KR1019990009421 A KR 1019990009421A KR 19990009421 A KR19990009421 A KR 19990009421A KR 20000060802 A KR20000060802 A KR 20000060802A
Authority
KR
South Korea
Prior art keywords
common electrode
line
electrode line
gate
lines
Prior art date
Application number
KR1019990009421A
Other languages
English (en)
Other versions
KR100318537B1 (ko
Inventor
정철수
김영선
이호준
조영환
김현환
민병혁
박운용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990009421A priority Critical patent/KR100318537B1/ko
Priority to US09/527,803 priority patent/US6441401B1/en
Publication of KR20000060802A publication Critical patent/KR20000060802A/ko
Application granted granted Critical
Publication of KR100318537B1 publication Critical patent/KR100318537B1/ko
Priority to US10/139,396 priority patent/US20030107039A1/en
Priority to US10/171,777 priority patent/US6657231B2/en
Priority to US10/699,791 priority patent/US7291860B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

가로 방향으로 형성된 게이트선과 이에 나란하게 이중으로 형성되어 있는 공통 전극선, 이중의 공통 전극선을 세로 방향으로 잇는 다수의 공통 전극이 기판 위에 형성되어 있고, 세로 방향으로 데이터 보조선이 게이트선과 절연되어 형성되어 있으며, 데이터 보조선과 동일한 물질로 게이트선 및 그 인접한 공통 전극선 중 하나와 중첩하는 수리 패턴이 형성되어 있다. 이러한 구조에서 게이트선이 단선되면, 단선 지점의 좌·우 양측에 위치하는 각각의 수리 패턴을 게이트선 및 공통 전극선과 레이저 단락시킨 다음, 단선 지점의 좌측에 위치한 수리 패턴의 좌측 부분과 우측에 위치한 수리 패턴의 우측 부분에서 공통 전극선을 레이저를 이용하여 분리하고, 분리된 두 부분 사이에서 공통 전극선과 전기적으로 연결되어 있는 공통 전극을 공통 전극선으로부터 분리함으로써, 게이트 전압이 고립된 공통 전극선과 수리 패턴을 경로로 하여 게이트선 단선 지점 건너편으로 전달되도록 한다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법{thin film transistor substrates for liquid crystal displays and repairing methods thereof}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법에 관한 것으로서, 특히 게이트선 또는 데이터선의 단선 결함 및 게이트선과 데이터선의 교차부에서의 단락 결함을 수리하기 위한 횡전계 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조 및 이 배선 구조를 이용한 수리 방법에 관한 것이다.
횡전계 구동 방식 액정 표시 장치는 서로 마주보는 두 기판 중 한 기판에 공통 전극과 화소 전극이 모두 형성되어 있고 두 기판 사이에는 액정이 주입되어 있는 방식으로서, 공통 전극과 화소 전극 사이에서 형성된 전계는 기판 면에 대해 평행하기 때문에 액정 분자의 장축이 기판 면에 대해 평행하게 동작한다. 따라서, 시야각이 확대된다.
그러면, 종래의 기술에 따른 횡전계 구동 방식 액정 표시 장치의 전극 및 배선 구조에 대하여 좀 더 설명한다.
횡전계 구동 방식 액정 표시 장치의 한 기판에는 가로 방향의 게이트선, 게이트선과 평행한 이중 공통 전극선, 이중의 공통 전극선을 세로 방향으로 연결하고 있는 다수의 공통 전극이 형성되어 있고, 그 위에 절연막이 덮여 있다. 절연막 위에는 데이터선, 소스 및 드레인 전극, 화소 전극선, 화소 전극 등의 데이터 배선과 반도체층이 형성되어 있는데, 반도체층은 게이트선의 일부에 형성되어 있고, 데이터선은 세로 방향으로 형성되어 게이트선과 교차하고 있으며, 데이터선으로부터 연장된 소스 전극 및 소스 전극과는 마주보도록 분리되어 있는 드레인 전극이 게이트 전극 상부에서 반도체층과 중첩되어 있다. 드레인 전극으로부터 연장된 화소 전극선이 공통 전극선과 중첩하고 있으며, 화소 전극선으로부터 연장된 다수의 화소 전극이 공통 전극과 번갈아 평행하게 놓이도록 형성되어 있다.
이러한 횡전계 구동 액정 표시 장치에서는 게이트선이 단일 배선 구조로 형성되어 있기 때문에, 게이트선의 단선 또는 게이트선과 데이터선의 교차부에서의 배선 단락 등을 수리하는 것이 어려워 수율이 저하되는 단점이 있다.
본 발명의 과제는 게이트선의 단선 또는 게이트선과 데이터선의 교차부에서의 배선 단락을 용이하게 수리할 수 있도록 하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선도이고,
도 2는 도 1의 II-II' 선에 대한 단면도이고,
도 3은 본 발명의 제1 실시예에 따른 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이고,
도 4는 본 발명의 제1 실시예에 따른 배선 구조를 이용하여 게이트선 및 데이터선의 단락 결함을 수리하는 방법을 도시한 평면도이고,
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제1 방법을 도시한 평면도이고,
도 6은 본 발명의 제2 실시예에 따른 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제2 방법을 도시한 평면도이고,
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이고,
도 8은 본 발명의 제3 실시예에 따른 배선 구조를 이용하여 게이트선과 데이터선의 교차부에서의 단락 결함을 수리하는 방법을 도시한 평면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 게이트선과 공통 전극선과 동시에 중첩하는 수리 패턴을 두어, 게이트선 또는 데이터선의 단선 결함 및 게이트선과 데이터선의 교차부에서의 단락 결함을 이 수리 패턴을 이용하여 수리함으로써, 횡전계 방식의 액정 표시 장치의 단일 게이트선 구조를 보완한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저, 본 발명의 제1 실시예에 따른 횡전계 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선도이고, 도 2는 도 1의 II-II' 선에 대한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 절연 기판(10) 위에 가로 방향으로 다수의 게이트선(110)이 형성되어 있고, 인접한 두 게이트선(110) 사이에는 게이트선(110)과 나란하게 이중 공통 전극선(120, 140)이 형성되어 있으며, 이중 공통 전극선(120, 140)을 세로 방향으로 잇는 다수의 공통 전극(140)이 형성되어 있다.
이러한 게이트선(110), 이중 공통 전극선(120, 140), 공통 전극(140)은 게이트 절연막(20)으로 덮여 있다.
게이트 절연막(20) 위에는 세로 방향으로 다수의 데이터 보조선(200)이 형성되어 있는데, 인접한 두 데이터 보조선(200)과 두 인접한 게이트선(110)으로 둘러싸인 영역이 단위 화소를 이룬다. 각 단위 화소 내에는 앞서 언급한 공통 전극(140)을 적어도 두 개 포함하며, 최외각에 위치하는 공통 전극(140)은 데이터선 보조선(200)과 인접해 있다. 또한, 게이트 절연막(20) 위에는 게이트선(110) 및 게이트선(110)과 인접한 공통 전극선(120, 130) 중 하나 또는 둘 모두와 중첩하는 다수의 수리 패턴(210)이 형성되어 있다. 이 수리 패턴(210)은 화소당 하나씩 형성되어 있으며, 데이터 보조선(200)과 동일한 물질로 형성되어 있다.
데이터 보조선(200) 및 수리 패턴(210)은 층간 절연막(30)으로 덮여 있다.
층간 절연막(30) 상부에는 반도체층(400), 데이터선 및 소스 전극(500), 드레인 전극(510), 화소 전극선(520) 및 화소 전극(530)이 형성되어 있다. 반도체층(400)은 게이트선(110) 상부의 층간 절연막(30) 위 일부에 형성되어 있고, 데이터선(500)은 데이터 보조선(200)을 따라 그 상부에 데이터선(500)이 세로 방향으로 형성되어 있으며 보조 데이터선(200)과는 게이트 절연막(20)에 뚫린 접촉구(C)를 통해 접촉되어 있다. 소스 전극(500)이 데이터선(500)으로부터 연장되어 반도체층(400)의 일부와 중첩되어 있고, 드레인 전극(510)은 소스 전극(500)과 분리되어 있으며, 소스 전극(500)과 마주보도록 반도체층(400)과 중첩되어 있다. 소스 및 드레인 전극(500, 510)과 반도체층(400)이 접하는 면에는 접촉 특성을 향상시키기 위한 도핑된 반도체층(410)이 형성되어 있다. 화소 전극선(520)이 드레인 전극(510)으로부터 가로 방향으로 연장되어 공통 전극선(120)과 중첩되어 있어서, 두 전극선(520, 120) 사이에서 유지 용량이 형성되며, 화소 전극(530)은 화소 전극선(520)으로부터 세로 방향으로 연장되어 있고 공통 전극(140)과는 서로 번갈아 배열되어 있다.
이상에서와 같이, 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는 수리 패턴(210)이 게이트 절연막(20)을 매개로 하여 게이트선(110) 및 공통 전극선(130)과 동시에 중첩하고 있으나, 데이터선(500)과 동일한 물질로 동일한 층에 수리 패턴(210)이 형성되어 있을 수도 있다.
이러한 수리 패턴(210)은 게이트선(110)이 단선되거나 게이트선(110)과 데이터선(500)이 교차하는 부분에서 두 배선(110, 500)이 단락되는 경우, 단선 및 단락 불량을 수리하기 위해 이용된다.
도 3 및 도 4는 단선 및 단락 불량을 수리하는 방법을 각각 보여주고 있다.
먼저, 도 3을 참고로 하여 게이트선의 단선 불량을 수리하는 방법을 설명한다.
도 3은 본 발명의 제1 실시예에 따른 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이다.
도 3에 도시한 바와 같이, 게이트선(110)이 단선된 경우, 단선 지점(1)의 좌·우 양측에 위치하는 각각의 수리 패턴(210)을 게이트선(110) 및 공통 전극선(130)과 레이저 단락시키고, 단선 지점(1)의 좌측에 위치한 수리 패턴(210)의 좌측 부분(101)과 우측에 위치한 수리 패턴(210)의 우측 부분(501)에서 공통 전극선(130)을 레이저를 이용하여 분리한 다음, 분리된 두 부분(101, 501) 사이에서 공통 전극선(130)과 전기적으로 연결되어 있는 공통 전극(140)을 공통 전극선(130)과 인접한 부분(210, 301, 401)에서 레이저 분리한다.
이처럼, 공통 전극선(130)의 일부를 고립시키고, 이 고립부를 게이트선(110)의 단선 지점 양쪽에서 수리 패턴(210)을 이용해 게이트선(110)과 단락시킴으로써, 게이트 전압이 단락 지점(11, 21, 31, 41)을 통해 단선 지점 건너편에 있는 게이트선(110)으로 전달된다. 이때, 이중 공통 전극선(120, 130) 중 하나의 공통 전극선(130)을 이용하는 것이므로, 수리에 이용되지 않는 나머지 공통 전극선(120)이 해당 화소의 공통 전극(140)에 전압을 인가할 수 있다.
다음, 도 4를 참고로 하여 게이트선 및 데이터선의 교차점에서의 단락 결함을 설명한다.
도 4에 도시한 바와 같이, 데이터 보조선(200) 또는 데이터선(500)과 게이트선(110)이 교차하는 부분에서 배선 사이의 전기적 단락이 발생한 경우, 앞서 언급한 게이트선 단선 수리 방법에서와 유사하게, 교차부 단락 지점(2)의 양측에 위치하는 각각의 수리 패턴(210)을 게이트선(110) 및 공통 전극선(130)과 레이저 단락시키고, 교차부 단락 지점(2)의 좌측에 위치한 수리 패턴(210)의 좌측 부분(202)과 우측에 위치한 수리 패턴(210)의 우측 부분(602)에서 공통 전극선(130)을 레이저를 이용하여 분리한 다음, 분리된 두 부분(202, 602) 사이에서 공통 전극선(130)과 연결되어 있는 공통 전극(140)을 공통 전극선(130)과 인접한 부분(302, 402, 502)에서 레이저 분리한다. 다음, 수리 패턴(210)과 데이터선(500)의 사이에서 게이트선(110)을 끊어 주어 데이터 신호의 일부가 게이트선(110)으로 흘러가는 것을 차단하고, 해당 화소의 화소 전극(802)이 화소 전극선(520)으로부터 연장되는 지점(802)을 끊어 준다.
이처럼, 공통 전극선(130)을 고립시켜 이 고립부를 배선간 교차부 단락 지점(2) 양쪽에서 수리 패턴(210)을 이용해 게이트선(110)과 단락시키고, 데이터선(500)과 수리 패턴(210) 사이에서 게이트선(110)을 끊어줌으로써, 데이터선(500)에 게이트 전압의 영향을 받지 않은 데이터 신호가 제대로 전달되며, 게이트선(110)에는 단락 지점(12, 22, 32, 42)을 통해 교차부 단락 지점(2) 건너편 쪽으로 게이트 전압이 전달된다.
도 5 및 도 6에서와 같이, 본 발명의 제1 실시예에 따른 수리 패턴 구조를 일부 변경하면, 데이터선의 단선 불량도 용이하게 수리할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제1 방법을 도시한 평면도이다.
도 5에 도시한 바와 같이, 수리 패턴(220)은 게이트선(110)을 중심으로 상측·하측에 각각 인접한 공통 전극선(120, 130) 및 게이트선(110)과 동시에 중첩하도록 형성되어 있다. 수리 패턴(220)이 중첩하고 있는 두 공통 전극선(120, 130) 사이에서 데이터 배선(200, 500)의 단선이 발생한 경우, 데이터 배선(200, 500)이 단선 지점(3)의 상·하에서 공통 전극선(120, 130)과 교차하는 지점(13, 23) 및 단선 지점(3)의 좌·우측에 위치하는 수리 패턴(220)이 공통 전극선(120, 130)과 중첩하는 부분(23, 33, 53, 63)을 각각 레이저 단락시킨다. 다음, 데이터선 단선 지점(3)의 좌측에 위치한 수리 패턴(220)의 좌측 부분(203, 303)과 우측에 위치한 수리 패턴(220)의 우측 부분(703, 803)에서 공통 전극선(120, 130)을 레이저를 이용하여 분리하고, 두 수리 패턴(220) 사이에서 공통 전극선(120, 130)에 연결되어 있는 공통 전극(140)을 공통 전극선(130)과 인접한 부분(103, 403, 503, 603, 903, 1003, 1103)에서 레이저를 이용하여 분리한다.
이처럼, 단선된 데이터 배선(200, 500)을 단선 지점 상·하에서 공통 전극선(120, 130)에 전기적으로 단락시키고, 공통 전극선(120, 130)을 전기적으로 고립시킨 후 수리 패턴과 단락시킴으로써, 단락점(13, 23, 33, 43; 13, 63, 53, 43)을 통해 공통 전극선(120, 130) 및 수리 패턴(220)을 경로로 하여 데이터 신호를 단선 지점의 하측으로 전달한다.
도 6은 본 발명의 제2 실시예에 따른 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제2 방법을 도시한 평면도이다.
도 6에 도시한 바와 같이, 데이터 배선(200, 500)의 단선이 수리 패턴(220)이 동시에 중첩하고 있는 두 공통 전극선이 아닌 한 화소 내의 이중화된 공통 전극선(120, 130) 사이에서 발생한 경우, 데이터 배선(200, 500)이 단선 지점(4)의 상·하에서 공통 전극선(120, 130)과 중첩하는 지점(14, 24)을 레이저 단락시키고, 레이저 단락부의 좌·우측 부분(104, 204, 304, 404)에서 레이저를 이용하여 공통 전극선(120, 130)을 끊어준다. 이때, 공통 전극선(120, 130)과 인접한 공통 전극(140)이 공통 전극선(120, 130)으로부터 분리되지 않도록 공통 전극선(120, 130)을 끊어주어 공통 전극(140)이 전류의 통로가 되도록 한다. 또한, 데이터 배선(200, 500)의 단선 지점의 우측으로 공통 전압이 인가될 수 있도록, 수리 패턴(220)이 공통 전극선(34, 44)과 중첩하는 부분(34, 44)을 레이저 단락시킨다.
이처럼, 데이터 배선 단선 지점의 상·하에서 배선을 공통 전극선에 전기적으로 단락시키고 일부 공통 전극선 및 공통 전극으로 경로를 만들어 줌으로써, 단선 하부로 데이터 신호가 제대로 전달된다.
다음은 레이저를 이용한 절단 횟수를 단축하여 작업성을 개선할 수 있는 제3 실시예에 대하여 도 7 및 도 8을 참고로 하여 설명한다.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이다.
도 7에 도시한 바와 같이, 본 발명의 제3 실시예에서는 앞선 실시예에서와 같이 게이트선(110), 데이터 보조선(200), 소스 전극 및 데이터선(500), 반도체층(400), 드레인 전극(510) 등이 형성되어 있다. 단, 공통 전극 배선 및 화소 전극 배선의 구조는 다른 구조를 가진다.
공통 전극선(120)은 앞선 실시예에서와 마찬가지로 게이트선(110)과 평행하게 이중으로 형성되어 있고, 이 공통 전극선(120)으로부터 제1 연결부(150)가 연장되어 있으며, 제1 연결부(150)와 연결된 가로 방향의 부 공통 전극선(160)이 형성되어 있다. 또한, 다수의 공통 전극(170)이 부 공통 전극선(160)으로부터 세로 방향으로 연장되어 있다.
드레인 전극(510)으로부터 연장된 화소 전극선(520)이 앞선 실시예에서와 마찬가지로 공통 전극선(120)과 중첩되어 있으며, 화소 전극선(520)으로부터 제2 연결부(550)가 제1 연결부(150)와 중첩되어 형성되어 있다. 제2 연결부(550)와 연결된 가로 방향의 부 화소 전극선(560)이 부 공통 전극선(160)과 중첩되는 형태로 형성되어 있으며, 부 공통 전극선(160)으로부터 다수의 화소 전극(170)이 세로 방향으로 연장되어 있다. 이 화소 전극(170)은 공통 전극(170)과 번갈아 배열되어 있다.
또한, 수리 패턴(230)이 게이트선(110) 및 그 인접한 공통 전극선(120)과 중첩되어 있다. 이 수리 패턴(230)은 데이터 보조선(200) 또는 데이터선(500)과 동일한 물질로 동일한 층에 형성되어 있다.
이러한 배선 구조를 가지는 제3 실시예에서, 도 7에서와 같이 게이트선(110)에 단선이 발생하면 앞선 실시예에서와 마찬가지로 단선 지점(5)의 좌우에 위치한 수리 패턴(230)을 공통 전극선(120) 및 게이트선(110)과 중첩하는 지점(25, 15; 35, 45)에서 공통 전극선(120) 및 게이트선(110)과 레이저 단락시킨다. 다음, 좌측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(25) 좌측에서 공통 전극선(120)을 레이저를 이용하여 끊고, 우측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(35)의 우측에서 공통 전극선(120)을 끊는다. 마지막으로, 제1 및 제2 연결부(150, 550)를 끊어주어 공통 전극(170)으로 게이트 신호가 인가되는 것을 방지한다.
이처럼, 제3 실시예에 따른 배선 구조를 이용한 게이트선 단선 수리 방법에서는 공통 전극(170) 및 화소 전극(570)을 개별적으로 끊어줄 필요가 없기 때문에 레이저를 이용한 절단 횟수가 4 내지 5회가 단축된다.
도 8은 본 발명의 제3 실시예에 따른 배선 구조를 이용하여 게이트선과 데이터선의 교차부의 단락 결함을 수리하는 방법을 도시한 평면도이다.
도 8에 도시한 바와 같이, 게이트선(110)과 데이터 배선(200, 500)이 교차부에서 단락되었을 경우, 앞선 실시예에서와 마찬가지로 단락점(6)의 양쪽에서 게이트선(110)을 끊어 주어 데이터 신호의 일부가 단락점(6)을 거쳐 게이트선(110)으로 흐르는 것을 막아준다. 또한, 단락점(6)의 좌우에 위치한 수리 패턴(230)을 공통 전극선(120) 및 게이트선(110)과 중첩하는 지점(36, 46; 26, 16)에서 공통 전극선(120) 및 게이트선(110)과 레이저 단락시킨 다음, 좌측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(36) 좌측에서 공통 전극선(120)을 레이저를 이용하여 끊고, 우측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(26)의 우측에서 공통 전극선(120)을 끊는다. 마지막으로, 제1 및 제2 연결부(150, 550)를 끊어준다.
게이트선의 단선 결함을 수리하는 방법에서와 마찬가지로, 게이트선과 데이터선의 단락을 수리하는 방법에서는 공통 전극(170) 및 화소 전극(570)을 개별적으로 끊어줄 필요가 없기 때문에 레이저를 이용한 절단 횟수가 4 내지 5회가 단축된다. 따라서, 결함 수리 시에 작업성이 개선된다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법을 이용함으로써, 게이트선의 단선 또는 게이트선과 데이터선의 교차부에서의 배선 단락을 용이하게 수리할 수 있으며, 작업성도 개선된다.

Claims (20)

  1. 절연 기판,
    상기 절연 기판 위에 서로 나란하게 가로 방향으로 형성되어 있는 다수의 게이트선,
    인접한 두 개의 상기 게이트선 사이에 형성되어 있는 공통 전극선,
    상기 공통 전극선과 전기적으로 연결되어 있으며 상기 공통 전극선에 대해 수직한 방향으로 형성되어 있는 다수의 공통 전극,
    세로 방향으로 형성되어 있으며 상기 게이트선과 절연되어 있는 다수의 데이터 배선,
    상기 게이트선 상부에 절연되어 형성되어 있는 반도체층,
    각 상기 데이터 배선으로부터 연장되어 있으며 상기 반도체층과 중첩되어 있는 소스 전극,
    상기 소스 전극과 분리되어 있으며 상기 반도체층과 중첩되어 있는 드레인 전극,
    상기 드레인 전극과 전기적으로 연결되어 있으며 상기 공통 전극과 나란하게 서로 번갈아 배열되어 있는 다수의 화소 전극, 및
    상기 공통 전극선 및 상기 게이트선과 동시에 중첩하는 수리 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 공통 전극선은 이중 배선으로 형성되어 있으며, 상기 수리 패턴은 상기 이중 배선 중 어느 하나와 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 공통 전극선은 제1 배선 및 제2 배선의 이중 배선으로 형성되어 있으며 상기 수리 패턴은 하나의 상기 게이트선을 기준으로 그 양쪽에 위치하는 상기 제2 배선 및 상기 제1 배선과 동시에 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 공통 전극선으로부터 연장된 제1 연결부, 상기 제1 연결부와 연결되어 있으며 상기 공통 전극을 하나로 연결하는 부 공통 전극선, 상기 드레인 전극으로부터 연장되어 있으며 상기 공통 전극선과 중첩되는 화소 전극선, 상기 화소 전극선으로부터 연장되며 상기 제1 연결부와 중첩되는 제2 연결부, 그리고 상기 화소 전극선의 반대쪽에서 상기 화소 전극과 연결되어 있으며 상기 부 공통 전극선과 중첩되는 부 화소 전극선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 데이터 배선은 데이터 보조선 및 상기 데이터 보조선과 층간 절연막을 매개로 하여 형성되어 있는 데이터선을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제5항에서,
    상기 수리 패턴은 상기 데이터 보조선과 동일한 층에 동일한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제5항에서,
    상기 수리 패턴은 상기 데이터선과 동일한 층에 동일한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 절연 기판 위에 서로 나란하게 가로 방향으로 형성되어 있는 다수의 게이트선, 인접한 두 개의 상기 게이트선 사이에 형성되어 있는 공통 전극선, 상기 공통 전극선과 전기적으로 연결되어 있으며 상기 공통 전극선에 대해 수직한 방향으로 형성되어 있는 다수의 공통 전극, 세로 방향으로 형성되어 있으며 상기 게이트선과 절연되어 있는 다수의 데이터 배선, 상기 게이트선 상부에 절연되어 형성되어 있는 반도체층, 각 상기 데이터 배선으로부터 연장되어 있으며 상기 반도체층과 중첩되어 있는 소스 전극, 상기 소스 전극과 분리되어 있으며 상기 반도체층과 중첩되어 있는 드레인 전극, 상기 드레인 전극과 전기적으로 연결되어 있으며 상기 공통 전극과 나란하게 서로 번갈아 배열되어 있는 다수의 화소 전극, 및 상기 공통 전극선 및 상기 게이트선과 동시에 중첩하는 수리 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    상기 게이트선의 제1 지점에 단선이 발생한 경우,
    상기 제1 지점의 좌우측에 위치하는 수리 패턴을 상기 공통 전극선과 상기 게이트선에 단락시키는 단계,
    상기 제1 지점의 좌측에 위치하는 상기 수리 패턴의 좌측 바깥의 제2 지점에서 상기 공통 전극선을 절단하는 단계,
    상기 제1 지점의 우측에 위치하는 상기 수리 패턴의 우측 바깥의 제3 지점에서 상기 공통 전극선을 절단하는 단계, 및
    상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극을 절단된 상기 공통 전극선과 전기적으로 분리하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 수리하는 방법.
  9. 제8항에서,
    상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극은 레이저를 이용하여 개별적으로 절단하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  10. 제8항에서,
    상기 박막 트랜지스터 기판은 상기 공통 전극선으로부터 연장된 제1 연결부, 상기 제1 연결부와 연결되어 있으며 상기 공통 전극을 하나로 연결하는 부 공통 전극선, 상기 드레인 전극으로부터 연장되어 있으며 상기 공통 전극선과 중첩되어 있는 화소 전극선, 상기 화소 전극선으로부터 연장되며 상기 제1 연결부와 중첩되는 제2 연결부, 그리고 상기 화소 전극을 하나로 연결하며 상기 부 공통 전극선과 중첩되는 부 화소 전극선을 더 포함하며,
    상기 제1 연결부를 레이저를 이용하여 절단하여 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극과 상기 공통 전극선을 전기적으로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  11. 제8항에서,
    상기 공통 전극선과 평행하게 형성되어 있으며 상기 공통 전극선의 반대편에서 상기 공통 전극을 하나로 연결하고 있는 보조 공통 전극선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  12. 제8항에서,
    상기 데이터 배선은 데이터 보조선 및 상기 데이터 보조선과 층간 절연막을 매개로 하여 형성되어 있는 데이터선을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  13. 제12항에서,
    상기 수리 패턴은 상기 데이터선과 동일한 물질로 동일한 층에 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  14. 제12항에서,
    상기 수리 패턴은 상기 데이터 보조선과 동일한 물질로 동일한 층에 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  15. 절연 기판 위에 서로 평행하게 가로 방향으로 형성되어 있는 다수의 게이트선, 인접한 두 개의 상기 게이트선 사이에 형성되어 있는 공통 전극선, 상기 공통 전극선과 전기적으로 연결되어 있으며 상기 공통 전극선에 수직한 방향으로 형성되어 있는 다수의 공통 전극, 세로 방향으로 형성되어 있으며 상기 게이트선과 절연되어 있는 다수의 데이터 배선, 상기 게이트선 상부에 절연되어 형성되어 있는 반도체층, 각 상기 데이터 배선으로부터 연장되어 있으며 상기 반도체층과 중첩되어 있는 소스 전극, 상기 소스 전극과 분리되어 있으며 상기 반도체층과 중첩되어 있는 드레인 전극, 상기 드레인 전극과 전기적으로 연결되어 있으며 상기 공통 전극과 나란하게 서로 번갈아 배열되어 있는 다수의 화소 전극, 및 상기 공통 전극선 및 상기 게이트선과 동시에 중첩하는 수리 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    상기 게이트선과 상기 데이터 배선이 교차하는 제1 지점에 단락이 발생한 경우,
    상기 제1 지점의 좌우측에 위치하는 수리 패턴을 상기 공통 전극선과 상기 게이트선에 단락시키는 단계,
    상기 제1 지점의 좌측에 위치하는 상기 수리 패턴의 좌측 바깥의 제2 지점에서 상기 공통 전극선을 절단하는 단계,
    상기 제1 지점의 우측에 위치하는 상기 수리 패턴의 우측 바깥의 제3 지점에서 상기 공통 전극선을 절단하는 단계,
    상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극을 절단된 상기 공통 전극선과 전기적으로 분리하는 단계, 및
    상기 제1 지점과 상기 수리 패턴 사이에서 상기 게이트선을 절단하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 수리하는 방법.
  16. 제15항에서,
    상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극은 레이저를 이용하여 개별적으로 절단하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  17. 제15항에서,
    상기 박막 트랜지스터 기판은 상기 공통 전극선으로부터 연장된 제1 연결부, 상기 제1 연결부와 연결되어 있으며 상기 공통 전극을 하나로 연결하는 부 공통 전극선, 상기 드레인 전극으로부터 연장되며 상기 공통 전극선과 중첩하는 화소 전극선, 상기 화소 전극선으로부터 연장되며 상기 제1 연결부와 중첩되는 제2 연결부, 그리고 상기 화소 전극을 하나로 연결하며 상기 부 공통 전극선과 중첩되는 부 화소 전극선을 더 포함하며,
    상기 제1 연결부는 레이저를 이용하여 절단하여 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극과 상기 공통 전극선을 전기적으로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  18. 제15항에서,
    상기 공통 전극선과 평행하게 형성되어 있으며 상기 공통 전극선의 반대편에서 상기 공통 전극을 하나로 연결하고 있는 보조 공통 전극선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  19. 절연 기판 위에 서로 평행하게 가로 방향으로 형성되어 있는 다수의 게이트선, 인접한 두 개의 상기 게이트선 사이에 형성되어 있는 제1 및 제2 공통 전극선, 상기 제1 및 제2 공통 전극선을 상하로 연결하는 다수의 공통 전극, 세로 방향으로 형성되어 있으며 상기 게이트선과 절연되어 있는 다수의 데이터 배선, 상기 게이트선 상부에 절연되어 형성되어 있는 반도체층, 각 상기 데이터 배선으로부터 연장되어 있으며 상기 반도체층과 중첩되어 있는 소스 전극, 상기 소스 전극과 분리되어 있으며 상기 반도체층과 중첩되어 있는 드레인 전극, 상기 드레인 전극과 전기적으로 연결되어 있으며 상기 공통 전극과 나란하게 서로 번갈아 배열되어 있는 다수의 화소 전극, 및 하나의 상기 게이트선을 기준으로 상하측에 인접하는 상기 제1 공통 전극선 및 후단 화소의 상기 제2 공통 전극선에 동시에 중첩하는 다수의 수리 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    상기 수리 패턴이 중첩되어 있는 상기 제1 공통 전극선과 상기 후단 화소의 제2 공통 전극선에서 상기 데이터 배선의 제1 지점에서 단선된 경우,
    상기 제1 지점의 좌우에 위치하는 상기 수리 패턴을 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선과 단락시키는 단계,
    상기 제1 지점의 상하에서 상기 게이트선과 상기 데이터 배선이 교차하는 부분을 단락시키는 단계,
    상기 제1 지점의 좌측에 위치한 상기 수리 패턴의 좌측 바깥의 제2 지점에서 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선을 절단하는 단계,
    상기 제1 지점의 우측에 위치한 상기 수리 패턴의 우측 바깥의 제3 지점에서 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선을 절단하는 단계, 및
    상기 제2 및 제3 지점 사이에 위치한 상기 공통 전극을 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선으로부터 분리하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  20. 절연 기판 위에 서로 평행하게 가로 방향으로 형성되어 있는 다수의 게이트선, 인접한 두 개의 상기 게이트선 사이에 형성되어 있는 제1 및 제2 공통 전극선, 상기 제1 및 제2 공통 전극선을 상하로 연결하는 다수의 공통 전극, 세로 방향으로 형성되어 있으며 상기 게이트선과 절연되어 있는 다수의 데이터 배선, 상기 게이트선 상부에 절연되어 형성되어 있는 반도체층, 각 상기 데이터 배선으로부터 연장되어 있으며 상기 반도체층과 중첩되어 있는 소스 전극, 상기 소스 전극과 분리되어 있으며 상기 반도체층과 중첩되어 있는 드레인 전극, 상기 드레인 전극과 전기적으로 연결되어 있으며 상기 공통 전극과 나란하게 서로 번갈아 배열되어 있는 다수의 화소 전극, 및 하나의 상기 게이트선을 사이에 두고 서로 인접한 상기 제1 공통 전극선 및 후단 화소의 상기 제1 공통 전극선에 동시에 중첩하는 다수의 수리 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    상기 제1 및 제2 공통 전극선 사이에서 상기 데이터 배선의 제1 지점이 단선된 경우,
    상기 제1 지점의 상하에서 상기 데이터 배선이 상기 제1 및 제2 공통 전극선과 중첩되는 제2 및 제3 지점을 단락시키는 단계, 및
    상기 공통 전극이 적어도 하나 연결되는 형태로 상기 제2 및 제3 지점의 좌우에서 상기 제1 및 제2 공통 전극선을 절단하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
KR1019990009421A 1999-03-19 1999-03-19 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 KR100318537B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990009421A KR100318537B1 (ko) 1999-03-19 1999-03-19 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
US09/527,803 US6441401B1 (en) 1999-03-19 2000-03-17 Thin film transistor array panel for liquid crystal display and method for repairing the same
US10/139,396 US20030107039A1 (en) 1999-03-19 2002-05-07 Thin Film Transistor Array Panel
US10/171,777 US6657231B2 (en) 1999-03-19 2002-06-17 Thin film transistor array panel
US10/699,791 US7291860B2 (en) 1999-03-19 2003-11-04 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009421A KR100318537B1 (ko) 1999-03-19 1999-03-19 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법

Publications (2)

Publication Number Publication Date
KR20000060802A true KR20000060802A (ko) 2000-10-16
KR100318537B1 KR100318537B1 (ko) 2001-12-22

Family

ID=19577093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009421A KR100318537B1 (ko) 1999-03-19 1999-03-19 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법

Country Status (1)

Country Link
KR (1) KR100318537B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010103431A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20030020523A (ko) * 2001-08-29 2003-03-10 주식회사 현대 디스플레이 테크놀로지 액정표시장치
KR100750921B1 (ko) * 2001-04-03 2007-08-22 삼성전자주식회사 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법
KR100827575B1 (ko) * 2002-04-15 2008-05-07 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 그 제조 방법
KR100986845B1 (ko) * 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 배선수리구조 및 그 수리방법
KR101224455B1 (ko) * 2005-12-26 2013-01-22 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
CN107179640A (zh) * 2017-05-27 2017-09-19 京东方科技集团股份有限公司 阵列基板、阵列基板的维修方法、显示面板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982122B1 (ko) 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437789A (ja) * 1990-06-01 1992-02-07 Alps Electric Co Ltd 液晶表示パネルの駆動方法およびその装置
KR0158641B1 (ko) * 1995-11-01 1998-12-15 김광호 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010103431A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR100750921B1 (ko) * 2001-04-03 2007-08-22 삼성전자주식회사 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법
KR20030020523A (ko) * 2001-08-29 2003-03-10 주식회사 현대 디스플레이 테크놀로지 액정표시장치
KR100827575B1 (ko) * 2002-04-15 2008-05-07 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 그 제조 방법
KR101224455B1 (ko) * 2005-12-26 2013-01-22 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
KR100986845B1 (ko) * 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 배선수리구조 및 그 수리방법
US8227977B2 (en) 2008-08-14 2012-07-24 Samsung Mobile Display Co., Ltd. Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect
CN107179640A (zh) * 2017-05-27 2017-09-19 京东方科技集团股份有限公司 阵列基板、阵列基板的维修方法、显示面板和显示装置

Also Published As

Publication number Publication date
KR100318537B1 (ko) 2001-12-22

Similar Documents

Publication Publication Date Title
KR100318539B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
JP4584387B2 (ja) 表示装置及びその欠陥修復方法
TWI388912B (zh) 製造陣列基板之方法
JP4068518B2 (ja) 表示装置用基板及びその製造方法
WO2013011855A1 (ja) アクティブマトリクス型表示装置
KR100313245B1 (ko) 리페어 기능을 갖는 액정표시소자
WO2013021992A1 (ja) アクティブマトリクス型表示装置
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
US6480256B2 (en) Liquid crystal display and method of manufacturing the same
KR100318537B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
US8462306B2 (en) Display device
JPH09288282A (ja) 液晶表示装置とバスライン断線の処理方法
JP4566308B2 (ja) 表示装置
KR100612989B1 (ko) 수리선을 가지는 액정 표시 장치 및 그 수리 방법
JPH10123545A (ja) 液晶表示装置の表示パネル
KR100816326B1 (ko) 수리선을 가지는 액정 표시 장치 및 그 수리 방법
JPH11150275A (ja) 薄膜トランジスタアレイ基板
KR100333981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR101036738B1 (ko) 리페어 라인을 구비하는 ｔｆｔ어레이 기판 및 이를이용한 리페어 방법
KR100242444B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR20000003116A (ko) 액정 표시 장치
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
KR100656902B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR0156201B1 (ko) 리페어라인을 갖는 액정표시장치의 박막트랜지스터 어레이구조 및 이의 제조방법
KR100580392B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee