JPH01176172A - タイトル画像発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ０発明の概要 Ｃ０従来の技術 り０発明が解決しようとする問題点 巳０問題点を解決するための手段 Ｆ０作用 Ｇ、実施例 （Ｇ　１−１）本発明を適用したカメラ一体型８ｍ！ｌ
１ＶＴＲの構成（第２図、第３図） （Ｇｌ−２）タイトラー回路の構成（第１図）（Ｇｌ−
３）タイトラー回路の動作 （Ｇ　１−３−１）登録動作 （第１図、第４図、第５図） （ＣＩ−３−２）挿入動作（第１図） （Ｇ　１−３−３）マルチ画像挿入動作（第１図、第５
図、第６図、第７図） （Ｇｌ−３−４）色指定動作 （Ｇ２）応用例 Ｈ１発明の効果 Ａ、産業上の利用分野 本発明は、ビデオ信号に挿入するタイトル画像信号を形
成するタイトル画像発生装置に関し、いわゆるタイトラ
ーやテロッパー等に用いられるタイトル画像発生袋＝に
関する。

Ｂ０発明の概要 本発明は、入力ビデオ信号をディジクル化して形成した
複数枚の画像データをメモリ手段に記憶し、このメモリ
手段から読み出した上記画像データからタイトル画像信
号を形成してビデオ信号に挿入するタイトル画像発生装
置において、複数枚の画像データで構成される１枚の画
像データを上記メモリ手段から読み出してタイトル画像
信号を形成するようにしたことにより、上記メモリ手段
に記憶されている複数枚の画像データを１枚のタイトル
画像として表示させ上記画像データの内容の確認等が容
易にできるようにしたものである。

Ｃ１従来の技術 従来、ビデオ信号から再生される画像の内容に応じたタ
イトル情報やテロップ情報等のタイトル画像の信号を形
成して上記ビデオ信号に挿入するいわゆるタイトラーや
テロッパー等のタイトル画像発生装置が、ビデオテープ
レコーダ（ＶＴＲ）の周辺機器として知られている。

これらタイトラーやテロッパー等のタイトル画像発生装
置は、各種文字パターンを記憶しているキャラクタジェ
ネレータ等を備え、再生側ＶＴＲや撮像装置等から供給
される入力ビデオ信号に、上記キャラクタジェネレータ
にて形成したタイトル画像信号を挿入（いわゆるスーパ
ーインポーズ）するようになっている。

また、被写体像を撮影する撮像部と、この撮像部にて得
られる撮像出力から形成されるビデオ信号を記録する記
録部とを備えるカメラ一体型ＶＴＲにおいて、上記撮像
部にて撮像した画像のビデオ信号をディジタル化するこ
とにより得られる画像データをメモリに書き込んで、こ
のメモリから読み出した画像データからタイトル画像信
号を形成してビデオ信号に挿入するタイトル画像発生装
置を内蔵したものが、特願昭６２−０９４６８２号の明
細書及び図面により提案され且つ用いられている。

このカメラ一体型ＶＴＲは、上記撮像部にて得られる被
写体像のビデオ信号に上記タイトル画像発生装置にて形
成したタイトル画像信号を挿入可能にしたことによって
、上記撮像部にて撮像した画像をタイトル情報やテロッ
プ情報としてメモリに記憶しておき、ビデオ撮影の際に
上記タイトル情報やテロップ情報を必要に応じて上記メ
モリから読み出して節単に録画できるようにしたもので
ある。

Ｄ１発明が解決しようとする問題点 ところで、上述のカメラ一体型ＶＴＲに内蔵されている
タイトル画像発生装置において、複数のタイトル画像の
画像データをメモリに記憶しておき、必要に応じて選択
的に各画像データを上記メモリから読み出してタイトル
画像信号を形成するものが考えられている。

しかし、このようなタイトル画像発生装置では、使用者
が上記メモリに記憶されている複数の画像データの内容
をｌｉ！認するためには、各画像データを１枚ずつ読み
出してタイトル画像として電子ビューファインダ等に表
示させなければならず、操作が繁雑になり、時間も掛か
る等の間Ｓ点がある。

そこで、本発明は、上述の如き問題点に鑑み、メモリに
記憶されている複数の画像データの内容を容易に確認で
きるようにした新規な構成のタイトル画像発生装置を提
供するものである。

Ｅ１問題点を解決するための手段 本発明は、上述の如き問題点を解決するために、入力ビ
デオ信号をディジタル化して画像データを形成する手段
と、上記画像データを複数枚記憶するメモリ手段と、上
記メモリ手段から１枚あるいは複数枚の画像データで構
成される１枚の画像データを読み出すメモリ制御手段と
、上記メモリ手段から読み出される画像データからタイ
トル画像信号を形成する手段とからなる。

Ｆ９作用 本発明に係るタイトル画像発生装置では、メモリ手段に
記憶されている複数枚の画像データで構成される１枚の
画像データをメモリ制御手段から読み出してタイトル画
像信号を形成する。

Ｇ、実施例 以下、本発明の実施例について、図面に従い詳細に説明
する。

（Ｃ；　１−１）本発明を適用したカメラ一体型８　ｍ
　Ｖ　ＴＲの構成（第２図、第３図） 第２図及び第３図は、被写体像を撮影する撮像部１０と
、この撮像部１ｏにて得られるビデオ信号を８Ｉビデオ
の所定フォーマットで記録する記録部２０とを装置本体
３ｏに一体的に設けたタイトル画像発生装置内蔵のＮＴ
ＳＣ用カメラ一体型８ｎｍＶＴＲを示したものである。

上記装置本体３０には、第３図の外観斜視図に示すよう
に、上記撮像部１０の固体イメージヤ１に撮像光を導く
撮像レンズ３５が設けられているとともに、上記撮像部
ｌＯにて撮影している被写体像等をモニターするための
電子ビューファインダ４０、各摸作スイッチ３１，３２
，３３．３４．３６ａ、３６ｂ、３６ｃ、３６ｄ等が設
けられている。

また、上記撮像部１０は、第２図のブロック図に示すよ
うに、電荷結合素子（ＣＣＤ）にて形成した固体イメー
ジ中１を備え、この固体イメージヤ１が同期信号発生回
路２の発生する同期信号に基づいて作動するＣＣＤ駆動
回路３にて駆動され、上記固体イメージ中１にて得られ
る被写体像の撮像出力を撮像処理信号回路４に供給する
ようになっζいる。

上記撮像信号処理回路４は、上記固体イメージヤｌによ
る撮像出力から被写体像を示す輝度信号（Ｙ）と色差信
号（Ｒ−Ｙ）、（Ｂ−Ｙ）を形成する。この撮像信号処
理回路４にて形成される輝度信号（Ｙ）と色差信号（Ｒ
−Ｙ）、（Ｂ−Ｙ）は、それぞれインポーズ回路５．６
．７を介してＮＴＳＣエンコーダ８に供給されるように
なっている。

上記ＮＴＳＣエンコーダ８は、上記輝度信号（Ｙ）と色
差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）から被写体像を示すＮＴ
ＳＣ方式のビデオ信号を形成する。このＮＴＳＣエンコ
ーダ８にて形成されるビデオ信号は、１ビツトのアナロ
グ・デジタル（Ａ／Ｄ）変換回路１１に供給されるとと
もに、上記電子ビューファインダ４０と８ｍビデオの所
定フォーマットで記録動作を行う上記記録部２０とに供
給されるようになっている。

上記１ピントのＡ／Ｄ変換回路１１は、上記ＮＴＳＣエ
ンコーダ８から供給されるビデオ信号の輝度信号（Ｙ）
を所定の信号レベルと比較するレベルコンパレータにて
構成され、上記ビデオ信号を２値化した画像データを形
成する。つまり、このＡ／Ｄ変換回路１１は、上記ＮＴ
ＳＣエンコーダ８から供給されるビデオ信号の輝度信号
（Ｙ）のレベルが上記所定の信号レベルより小さいとき
には”１”で示し、大きいときには”０”で示した画像
データを形成する。上記Ａ／Ｄ変換回路１１にて形成さ
れる画像データは、タイトラー回路１２を介してメモリ
１３に書き込まれるようになっている。

上記メモリ１３は、上記Ａ／Ｄ変換回路１１にて形成さ
れる１枚の画像データを記憶できるスタティックＲＡＭ
が４チツプ接続されて構成されており、上記タイトラー
回路１２により４枚の画像データの書き込みと読み出し
が制御されるようになっている。なお、上記メモリ１３
は、主電源が遮断された場合にもデータを消失すること
がないように、リチウム電池１４からバックアップ電源
が供給されている。このリチウム電池１４の電圧低下は
、図示しない電圧低下検出回路により監視され、上記メ
モリ１３のバックアップ機能が無くなる前に上記電子ビ
ューファインダ４ｏ内に警告表示されるようになってい
る。

また、上記タイトラー回路１２は、上記同期信号挿入回
路２から同期信号が供給されており、この同期信号に基
づいて上記メモリ１３の書、き込み読み出しアドレスデ
ータを形成して、上記画像デ−夕の上記メモリ１３への
書き込み読み出し制御を行う、また、上記タイトラー回
路１２は、タイトル画像となる３原色信号（Ｒ，Ｇ、Ｂ
）を変換回路１５に供給するとともに、上記メモリ１３
がら読み出される画像データに応じて上記各インポーズ
回路５．６．７の動作制御を行うようになつている。こ
の変換回路１５は、上記３原色信号（Ｒ，Ｇ、　Ｂ）を
輝度信号（Ｙ）と色差信号（Ｒ−Ｙ）、ＣＢ−Ｙ）に変
換して、上記各インポーズ回路５．６．７に供給するよ
うになっている。

（ＣＩ−２）タイトラー回路の構成（第１図）第１図は
、上記タイトラー回路１２の構成を示す回路図である。

この第１図において、上記タイトラー回路１２は、シフ
トレジスタ５１、Ｈアドレスカウンタ５２、■アドレス
カウンタ５３、チップセレクトデコーダ５４等により構
成されている。

このうち、上記シフトレジスタ５１は、所定ビット数の
シフトレジスタにて形成されており、そのシリアル入力
端が画像データ入力端子６１に接続され、また、シリア
ル出力端が画像データ出力端子６２に接続され、さらに
、所定ビットのパラレル入出力端がデータ入出力端子群
６３を介して上記メモリ１３に接続されている。

上記Ｈアドレスカウンタ５２は、所定ビットのカウンタ
にて形成されており、そのクロック入力端がクロック入
力端子６４に接続され、また、リセット入力端が水平同
期入力端子６５Ｈに接続され、さらに、水平アドレスデ
ータのパラレル出力端がアドレスデータ出力端子群６６
を介して上記メモリ１３に接続されているとともに上記
チップセレクトデコーダ５４の水平アドレスデータ入力
端に接続されている。なお、上記クロック入力端子６４
には、所定の周波数を有するクロック信号が供給される
ようになっている。

また、上記■アドレスカウンタ５３は、所定ビットのカ
ウンタにて形成されており、そのクロック入力端が上記
水平同期入力端子６５１（に接続され、また、リセット
入力端が垂直同期入力端子６、　　５Ｖに接続され、さ
らに、垂直アドレスデータのパラレル出力端がアドレス
データ出力端子群６７を介して上記メモリ１３に接続さ
れているとともに上記チップセレクトデコーダ５４の垂
直アドレスデータ入力端に接続されている。

上記チップセレクトデコーダ５４は、上記装置本体３０
に配設された各操作スイッチ３３．３６ａ、３６ｂ、３
６ｃ、３６ｄに接続されている各画像指定入力端子６９
．８０ａ、８０ｂ、８０ｃ。

８０ｄが接続されているとともに、チップセレクトデー
タのパラレル出力端がチップセレクトデータ出力端子群
６９を介して上記メモリ１３に接続されている。

また、このタイトラー回路１２において、各スイッチ７
７．７８．７９は、画像信号入力端子７０と各色信号出
力端子７１，７２．７３の間に接続されている。上記画
像信号入力端子７０には、上記画像データ出力端子６２
が外部接続され、上述のメモリ１３から読み出される画
像データが画像信号として供給される。これらスイッチ
７７゜７８．７９は、上記装置本体３０に配設された第
４の操作スイッチ３４の操作に応じて図示しないシステ
ムコントローラから各色指定入力端子７４゜７５．７６
に与えられる色指定データにより選択的に開閉制御され
るようになっている。

さらにまた、このタイトラー回路１２は、上記装置本体
３０に配設された第１の操作スイッチ３１が接続されて
いる登録動作の指定入力端子８１と、上記第２の操作ス
イッチ３２が接続されている挿入動作の指定入力端子８
２とが設けられており、上記第１の操作スイッチ３１の
操作を受は付けて後述の登録動作を行うとともに、上記
第２の操作スイッチ３２の操作を受は付けて後述の挿入
動作を行うようになっている。

なお、このタイトラー回路１２には、上記メモリ１３の
コントロール端子にコントロールバスを介して古き込み
読み出し制御用のコントロールデータを供給するコント
ロール端子群８４．駆動電源の入力端子８５や接地端子
８６等が設けられている。

（ＣＩ−３）タイトラー回路の動作 上記タイトラー回路１２は、上記装置本体３０に配設さ
れた第１の操作スイッチ３１の操作により、タイトル画
像の画像データを上記メモリ１３に書き込む登録動作を
行い、上記第２の操作スイッチ３２の操作により上記メ
モリ１３に書き込んだ画像データを１枚読み出して出力
する挿入動作を行う、なお、このタイトラー回路１２で
は、上記各操作スイッチ３６ａ、３６ｂ、３６ｃ、３６
ｄの操作により、上記メモリ１３を構成する４チツプの
スクイツクＲＡＭから１チツプのスタイツクＲＡＭの選
択がなされ、上記登録動作や挿入動作のときにこのスク
イツクＲＡＭに対して１枚の画像データの書き込みや読
み出しが行なわれるようになっている。また、このタイ
トラー回路１２は、上記第３の操作スイッチ３３の操作
により、上記メモリ１３に記憶されている４枚の画像デ
ータを１枚の画像データとして読み出して出力するマル
チ画像表示動作を行う、上記登録動作や上記マルチ画像
挿入動作において、このタイトラー回路１２から出力す
るタイトル画像は、上記第４の操作スイッチ３４の操作
により色指定されるようになっている。以下、これらの
動作を詳細に説明する。

（Ｇ１−３−１）登録動作（第１図、第４図、第５図）
上記タイトラー回路１２は、上記第１の操作スイッチ３
１の操作を受は付けると、上記Ａ／Ｄ変換回路１１から
供給される画像データを上記メモリ１３に８き込む登録
動作を行う。

すなわち、上記撮像部１０にてパネル１〕０に任意に描
いた画像を撮影しながら、上記第１の操作スイッチ３１
の操作により登録動作を指定すると、上記タイトラー回
路１２は、上記コントロール端子群８４から上記メモリ
１３に書き込み信号を供給する。また、上記シフトレジ
スタ５１は、上記画像データ入力端子６１を介して上記
Ａ／Ｄ変換回路１１からシリアル入力される上記撮像部
１０にて撮影している画像の画像データをパラレルデー
タに変換して上記データ入出力端子群６３からデータバ
スを介して上記メモリ１３のデータ端子に供給する。

ここで、上記Ｈアドレスカウンタ５２は、上記水平同期
入力端子６５Ｈを介して供給される水平同期信号により
１水平走査期間毎にリッセトしながら、上記クロック入
力端６４を介して供給されるクロックパルスを計数する
ことによって、水平アドレスデータを形成する。この水
平アドレスデータは、上記アドレスデータ出力端子群６
６からアドレスバスを介して上記メモリ１３のアドレス
端子に供給される。また、上記■アドレスカウンタ５３
は、上記垂直同期入力端子６５Ｖを介して供給される垂
直同期信号により１垂直走査期間毎にリッセトしながら
、上記水平同期入力端子６５Ｈを介して供給される水平
同期信号を計数することによって、垂直アドレスデータ
を形成する。この垂直アドレスデータは、上記アドレス
データ出力端子群６７からアドレスバスを介して上記メ
モリ１３のアドレス端子に供給される。

上記メモリー３は、第４図に一般化して示すように、Ａ
１からＡｈまでの水平アドレス入力端子群１３ＨとＡＩ
からＡｖまでの垂直アドレス入力端子群１３Ｖとを備え
水平方向に２　（ドツト）。

垂直方向に２　　（ドツト）で示される１枚のタイトル
画像の画像データを記憶することができるスタティック
ＲＡＭが（２Ｘ２　　）チップ接続されて成っており、
最大（２Ｘ２　　）枚の画像データを記憶することがで
きるように構成される。

つまり、この実施例では、ｖ＝ｈ＝３．ａ−ｂ−１とす
ると、上記メモリー３は、第５図に示すように３ビツト
の水平アドレスデータ９０’Ｈと３ビツトの垂直アドレ
スデータ９０Ｖとで指定される２３（ドツト）×　２λ
ドツト）の各タイトル画像９０，９１，９２，９３．９
４の画像データをそれぞれ記憶する°ことができるスタ
ティックＲＡＭが４チツプ接続されて成っており、最大
４枚の画像データを記憶することができるようになって
いるものとする。

また、上記チップセレクトデコーダ５４は、上記操作ス
イッチ３６ａ、３６ｂ、３６ｃ、３６ｄの操作に応じて
、上記メモリ１３を構成する４チツプのスタティックＲ
ＡＭから画像データが書き込まれる１チツプのスタティ
ックＲＡＭを指定するチップセレクトデータを生成して
、上記メモリ１３の各スタティックＲＡＭに供給する。

よって、上記シフトレジスタ５１から出力される画像デ
ータは、上記チップセレクトデコーダ５４から供給され
るチップセレクトデータで指定されるスタティックＲＡ
Ｍの上記水平アドレスデータと垂直アドレスデータで指
定されるアドレスに書き込まれる。

（Ｇｌ−３−２）挿入動作（第１図） 上記タイトラー回路１２は、上記第２の操作スイッチ３
２の操作を受は付けると、上記メモリ１３から１枚の画
像データを読み出して出力する挿入動作を行う。

すなわち、上記タイトラー回路１２は、上記操作スイッ
チ３２の操作を受は付けると、上記メモリ１３に読み出
し信号を与えるとともに、Ｈアドレスカウンタ５２から
水平アドレスデータを与え、また上記■アドレスカウン
タ５３から垂直アドレスデータを与える。これら水平ア
ドレスデータ及び垂直アドレスデータは、上述の登録動
作で与えたものと同様である。また、上記チップセレク
トデコーダ５４は、上記各操作スイッチ３６ａ、３６ｂ
、３６ｃ、３６ｄの操作に応じて、上記メモリ１３を構
成する４チツプのスタティックＲＡＭから画像データが
読み出される１チツプのスタティックＲＡＭを指定する
チップセレクトデータを生成して、上記メモリ１３の各
スタティックＲＡＭに供給する。よって、上記シフトレ
ジスタ５１には、上記チップセレクトデコーダ５４から
出力されるチップセレクトデータで指定されるスタティ
ックＲＡＭから読み出された１枚の画像データが供給さ
れる。

このシフトレジスタ５１は、そのパラレル入出力端に上
記メモリ１３からパラレルデータとして供給される画像
データをシリアルデータに変換して出力する。上記シフ
トレジスタ５１から出力した画像データは、上記画像デ
ータ出力端子６２から上記画像信号入力端子７０に供給
され、上記各スイッチ７７．７８．７９の開閉により色
指定されて３原色信号（Ｒ，Ｇ、Ｂ）となり、タイトル
画像信号として各色信号出力端子７１．７２．７３から
上記変換回路１５を介して上記各インポーズ回路５，６
．７に供給される。上記各インポーズ回路５，６．７は
、上記撮像信号処理回路４の出力信号に上記タイトル画
像信号を挿入する。

このように、上記タイトラー回路１２は、上述の登録動
作により上記メモリ１３に書き込んだ画像データを、こ
の挿入動作により上記撮像信号処理回路４の出力信号に
挿入されるタイトル画像信号として読み出すようになっ
ている。

なお、このクイトラ−回路１２は、上記各操作スイッチ
３６ａ、３６ｂ、３６ｃ、３６ｄの操作に応じて、４枚
のタイトル画像のタイトル画像信号を選択的に出力する
ことができる。

（Ｃ，１−３−３）マルチ画像挿入動作（第１図、第５
図、第６図、第７図） 上記タイトラー回路１２は、上記第３の操作スイッチ３
３の操作を受は付けると、上述の登録動作で上記メモリ
１３に書き込んだ４枚の画像データを１枚の画像データ
として読み出して出力するマルチ画像挿入動作を行う。

すなわち、上記タイトラー回路１２は、上記第３の操作
スイッチ３３の操作を受は付けると、上記メモリ１３を
構成する各スタティックＲＡＭの水平アドレス入力端子
群１３Ｈと垂直アドレス入力端子群１３Ｖに第６図に一
般化して示すように読み出しアドレスデータを次のよう
に与える。上記メモリ１３の各スタティックＲＡＭの水
平アドレス入力端子群１３Ｈには、Ａ１からＡａまでの
下位ビットの入力端子に正ＴＵＢが供給されて”１″と
なっており、Ａ　（ａ＋１）からＡｈまでの上位ビット
の入力端子には上記Ｈアドレスカウンタ５２のＡ１から
Ａ（ｈ−ａ）までのシリアル出力端群から水平アドレス
データが供給されている。

また、垂直アドレス入力端子群１３Ｖには、Ａ１からＡ
ｂまでの下位ビットの入力端子に正電源が供給されて”
１”となっており、Ａ　（ｂ＋１）からＡｖまでの上位
ビットの入力端子には上記Ｖアドレスカウンタ５３のＡ
１からＡ　（ｈ−ｂ）までのシリアル出力端子から垂直
アドレスデータが供給されている。また、上記チップセ
レクトデコーダ５４には、上記Ｈアドレスカウンタ５２
のＡ（ｈ−ａ＋１）からＡｈまでのシリアル出力端子か
ら水平アドレスデータが供給され、また、上記■アドレ
スカウンタ５３のＡ　（ｈ−ｂ＋１）からＡｖまでのシ
リアル出力端子から垂直アドレスデータが供給されてい
る。なお、上記ａ、ｂは、上記メモリ１３を構成するス
タティックＲＡＭの個数、すなわち記憶できるタイトル
画像の枚数を（２“×２ゝ）で示したときの値である。

また、上記りは垂直アドレスデータのビット数であり、
上記Ｖは水平アドレスデータのビット数である。

以下、この実施例では、ｖ−ｈ−３，ａ−ｂｗｌとして
、上記第５図に示した３ビツトの水平アドレスデータ９
０Ｈと３ビツトの垂直アドレスデータ９０Ｖとで指定さ
れる２３　（ドツト）×２３（ドツト）の各タイトル画
像９０，９１，９２゜９３．９４の画像データをそれぞ
れ記憶している各スタティックＲＡＭの場合について述
べる。上記各スタティックＲＡＭの水平アドレス入力端
子群１３Ｈには、最下位ビットの入力端子に正１！源が
供給されて１″となっており、上位２ビツトの入力端に
上記Ｈアドレスカウンタ５２の下位２ビツトのシリアル
出力端子から水平アドレスデータが供給されている。ま
た、垂直アドレス入力端子群１３Ｖには、最下位ビット
の入力端子に正電源が供給されて”１”となっており、
上位２ビツトの入力端子には上記Ｖアドレスカウンタ５
３の下位２ビツトのシリアル出力端から垂直アドレスデ
ータが供給されている。また、上記チップセレクトデコ
ーダ５４には、上記Ｈアドレスカウンタ５２の最上位ビ
ットのシリアル出力端子から水平アドレスデータが供給
され、また、上記Ｖアドレスカウンタ５３の最上位ビッ
トのシリアル出力端子から垂直アドレスデータが供給さ
れている。

このように、読み出しアドレスを変化させることにより
、上記メモリ１３を構成する各スタティックＲＡＭには
、水平アドレス入力端子群１３Ｈに１画像データおきの
画像データを指定する水平アドレスデータが供給される
とともに、垂直アドレスデータ入力端子群１３Ｖにも１
画像データおきの画像データを指定する水平アドレスデ
ータが供給される。従って、上記各スタティックＲＡＭ
からは、第５図に示したタイトル画像に斜線で示した×
に間引かれた画像データが読み出される。

また、上記チップセレクトデコーダ５４は、上記Ｈアド
レスカウンタ５２とＶアドレスカウンタ５３の最上位ビ
ットのデータを制御データとして、上記各スタティック
ＲＡＭに供給するチップセレクトデータを切り換え、上
記各スタティックＲＡＭから読み出される４枚の画像デ
ータを第７図に示すように１枚のタイトル画像の画像デ
ータとして並べるようになっている。

上記各スタティックＲＡＭから読み出された画像データ
は、上述の挿入動作と同様に、上記シフトレジスタ５１
にてシリアルデータとなり、上記画像データ出力端子６
２を介して出力され、タイトル画像信号として上記撮像
信号処理回路４の出力信号に挿入される。

従って、このマルチ画像挿入動作によれば、上記メモリ
１３に書き込まれた複数の画像データを１枚のタイトル
画像として表示させることが可能であり、例えば、上記
画像データの内容の確認等が容易にできる。

（Ｇ　１−３−４）色指定動作 なお、上記タイトラー回路１２において、上記第４の１
桑作スイッチ３４は、タイトル画像の色指定スイッチで
あり、上述の挿入動作やマルチ画像挿入動作で出力する
タイトルＴｆｉ像信号の３原色信号（Ｒ，Ｇ、Ｂ）の組
み合わせを指定することができる。すなわち、上記第４
の操作スイッチ３４の操作によ°す、タイトル画像の８
種類の色の指定を巡回的に行うことができる。このとき
、上記電子ビュ゛−ファインダ４０には指定した色が文
字等にて表示されるようになっている。また、上記第４
の操作スイッチ３４の操作によるタイトル画像の色指定
は、上記第２の操作スイッチ３２を操作して挿入モード
を指定した状態においても行うことができ、タイトル画
像の画像信号を挿入したビデオ信号を上記記録部２０に
より記録している最中にも上記タイトル画像の色を切り
換えることができるようになっている。

（Ｇ−２）応用例 なお、上述の実施例ではタイトル画像発生装置内蔵のＮ
ＴＳＣ用カメラ一体型ＶＴＲに本発明を適用したが、本
発明は上述の実施例のみに限定されるものでなく、例え
ば再生側ＶＴＲ等から供給される入力ビデオ信号の画像
の一部（例えば中心部分）のみメモリに記憶して、この
画像データからタイトル画像信号を形成する据え置き型
のタイトラーやテロッパー等に用いるタイトル画像発生
装置にも適用することができる。

Ｈ９発明の効果 本発明は、本発明に係るタイトル画像発生装置では、メ
モリ手段に記憶されている複数枚の画像データで構成さ
れる１枚の画像データをメモリ制御手段から読み出して
タイトル画像信号を形成する。よって、本発明にかかる
タイトル画像発生袋では、上記メモリ手段に記憶されて
いる複数枚の画像データを１枚のタイトル画像として同
時に表示させることができ、１枚のタイトル画像を表示
させるのと同様の簡単な操作で使用者が上記メモリに記
憶されている複数の画像データを表示させることができ
、上記複数の画像データの内容を短時間で確認すること
ができる。

【図面の簡単な説明】

第１図は本発明を適用したカメラ一体型ＶＴＲのタイト
ラー回路の構成を示す回路図であり、第２図は上記カメ
ラ一体型ＶＴＲの構成を示すブロック図であり、第３図
は上記カメラ一体型ＶＴＲの外観斜視図であり、第４図
は登録動作において上記タイトラー回路からメモリに与
えられる書き込みアドレスを説明するための回路図であ
り、第５図は上記メモリに記憶されるタイトル画像の画
像データを説明するための模式図であり、第６図はマル
チ画像挿入動作において上記タイトラー回路から上記メ
モリに与えられる読み出しアドレスを説明するための回
路図であり、第７図は上記マルチ画像挿入動作において
上記タイトラー回路から出力するタイトル画像の画像デ
ータを説明するための模式図である。 ５．６．７・・・インポーズ回路 １０・・・撮像部 １１・・・Ａ／Ｄ変換回路 １２・・・タイトラー回路 １３・・・メモリ ５１・・・シフトレジスタ ５２・・・水平アドレスカウンタ ５３・・・垂直アドレスカウンタ ５４・・・チップセレクトデコーダ 第３図

Claims (1)

1. 【特許請求の範囲】 入力ビデオ信号をディジタル化して画像データを形成す
   る手段と、 上記画像データを複数枚記憶するメモリ手段と、上記メ
   モリ手段から１枚あるいは複数枚の画像データで構成さ
   れる１枚の画像データを読み出すメモリ制御手段と、 上記メモリ手段から読み出される画像データからタイト
   ル画像信号を形成する手段と からなるタイトル画像発生装置。