JPH01173627A - 集積回路パッケージ - Google Patents

集積回路パッケージ

Info

Publication number
JPH01173627A
JPH01173627A JP63255066A JP25506688A JPH01173627A JP H01173627 A JPH01173627 A JP H01173627A JP 63255066 A JP63255066 A JP 63255066A JP 25506688 A JP25506688 A JP 25506688A JP H01173627 A JPH01173627 A JP H01173627A
Authority
JP
Japan
Prior art keywords
wafer
voltage
substrate
bus
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63255066A
Other languages
English (en)
Other versions
JPH0470774B2 (ja
Inventor
Hans E Dietsch
ハンズ・エリツク・ディーチ
William J Nestork
ウイリアム・ジヨン・ネストーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01173627A publication Critical patent/JPH01173627A/ja
Publication of JPH0470774B2 publication Critical patent/JPH0470774B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はコンピュータに用いる半導体デバイスのパッケ
ージングに関するもので、特に集積回路デバイスを形成
したシリコンのウェーハ全体のパッケージングに関する
ものである。
Ｂ、従来の技術 半導体技術では、周知の方法によりシリコン・ウェーハ
等の半導体材料上に複雑な集積回路を画定する多数の集
積回路デバイスが形成され、技術の進歩に伴い、製造工
程で従来より大型のウェーハが使用できるようになり、
それに伴ってコストも節減されるようになった。通常こ
れらのウェーハは切断その他の方法でダイス状にし、多
数の個別集積回路チップを形成する。次にこれらのチッ
プを個別にまたはまとめて、メタライズしたセラミック
材料等の適当な基板に取り付ける。次にチップを取り付
けたこのような基板のいくつかをカードまたは板に取り
付け、コンピュータその他の製品の電子回路を形成する
。
集積回路のパッケージングの効率及び宵月性を改善する
ために、従来技術ではウェーハを個々のチップに切断せ
ずに、ウェーハ全体をパッケージングして、これにより
パッケージング密度の効率を高めるとともに、切断及び
付随する工程を除去する提案がなされている。このよう
な提案の１つは、米国特許第３９９９１０５号明細書に
開示されており、同特許では、ウェーハ全体をウェーハ
担体に取り付けるパッケージング技術が記載されている
。ウェーハに電力を供給するピンが担体の周囲に設けら
れ、ウェーハを取り付けた担体がハウジング内に取り付
けられる。担体、したがってウェーハはピンの相互接続
により電気的に接続され、ハウジングは密封して冷却用
液体で充填し、冷却は核沸騰により行なわれる。
この種のパッケージングは、いくつかの利点を有するが
、広範囲に利用するためにはいくつかの欠点がある。こ
のウェーハ全体をパッケージングする技術の主な欠点の
１つは、電気的動作を効率良く、高信頼性で行なうため
適時に充分な電力を供給することに関連する問題である
。これは、主として、電力がウェーハの外周から供給さ
れることによるものであり、その構造上電力を搬送する
金属線の寸法が限られているため、外縁から中央部のデ
バイスへと著しい電圧降下が生じる。また、距離と電圧
の必要条件により、現在の０ＭＯ８技術で信号の立上り
時間が極めて短いデバイス・ドライバの動作が非常に遅
（なる。
この特定の技術のもう１つの欠点は、液体冷却であり、
これは完全に信頼性のあるものではなく、むしろ非効率
的である。
ウェーハ全体を取り付ける技術のもう１つの欠点は、ウ
ェーハと支持基板の熱的不整合に対するこの構造の感度
が非常に大きいことで、その度合が比較的小さくても、
亀裂を生じて、付随するデバイスや回路の故障の原因と
なることがある。
Ｃ９発明が解決しようとする問題点 本発明の主目的は、大きな電圧降下を生じることなくウ
ェーハのデバイスに有効に動作電圧を供給できる給電構
造ををするフル・ウェーハ集積回路パッケージを提供す
ることである。
Ｄ１問題点を解決するための手段 本発明によれば、電力の供給及び分配特性が改善される
とともに、冷却特性が改善され、ウェーハと基板の熱整
合が良好な、改良されたフル・ウェーハ・パッケージが
提供される。このパッケージは、少なくとも片面に半導
体ウェーハを実装した基板を含む。ウェーハと基板は膨
張係数に関して熱的に整合する。ウェーハは、その上に
形成された集積回路デバイスを有し、ウェーハ表面上の
電流線がデバイスを相互接続して、集積回路を形成する
。ウェーハの表面を横に延びる導電ストリップからなる
導電性バスが設けられ、ウェーハ表面上の適当な電流線
に接続されている。ストリップは必要な電圧レベルに接
続され、これにより正しい電圧レベルを直接ウェーハの
表面に供給するので、回路構成要素に改善された電圧及
び信号応答特性を与える。本発明はまた、ウェーハと基
板上のデバイスをヒート・シンク・カバ一部材内部にバ
ッキングし、固体のコンフォーマプルな伝熱性材料をカ
バーとウェーハの間にバッキングし、伝熱性固体材料に
よりカバーとウェーハとの接触を改善するため、基板と
ウェーハをカバーに固定して、ウェーハに対してカバー
を調節できるようにする、調節可能な固定手段を提供す
る。
Ｅ、実施例 第１図、第４図、第５図、第６図を参照して、本発明に
よるフル・ウェーハ・パッケージを示す。
基板１０の両面にシリコン・ウェーハ１２が取り付けら
れている。ウェーハははんだ付け１４により基板に取り
付けるのが好ましい。ウェーハ１２の両面に各種の半導
体デバイスが形成され、導電性材料の線１５で相互接続
されて集積回路を形成する。これらの集積回路を有する
ウェーハは周知のものであり、たとえば米国特許第３９
９９１０５号明細書に開示されている。基板の材料は銅
をクラッドしたインバー（Ｉｎｖａｒ　）が好ましく、
鉛−スズまたは鉛−インジウムはんだが好ましい。本発
明の重要な・支の一つは、基板とシリコン・ウェーハと
の熱膨張係数の整合が必要なことで、これは、著しい不
整合があるとウェーハに亀裂その他の欠陥が生じるため
である。さらに、この整合は下記の理由により、ウェー
ハと同じ熱膨張係数の基板を選択することではない。動
作半導体デバイスは、シリコン・ウェーハの上面または
その近くに置かれるため、動作時にはシリコン・ウェー
ハの上面に温度上昇を起こす。ウェーハ１２とはんだ１
４を介した基板１０への伝熱は熱損失を伴い、したがっ
て基板１０の表面はシリコン・ウェー／１１２の表面よ
り温度が低くなる。たとえば、デバイスの動作中シリコ
ン・ウェーハ表面の温度が８５℃、基板表面の温度は７
５°Ｃとなる。したがって、もしシリコン・ウェーハと
基板とが同じ熱膨張係数であるとすると、周囲温度から
動作温度までに、両者の間で実際の膨張量に著しい差が
生じる。これを補償するため、基板の熱膨張係数は、シ
リコン・ウェーハの熱膨張係数よりその分だけ高くなけ
ればならない。ウェーハと基板の熱膨張係数の差は、周
囲温度（ウェーハと基板の通常の非動作温度）からウェ
ーハの平均動作温度までの、ウェーハの温度上昇と基板
の温度上昇の比とすべきである。この例では、周囲温度
を２０℃と仮定すると、基板の熱膨張係数とウェーハの
熱膨張係数の比は、８５−２０／７５−２０すなわち８
５１５５＝１゜１８となる。したがって、シリコン・ウ
ェーハの熱膨張係数を３．ｏｐｐｍ、／”ｃとすると、
基板の熱膨張係数は３．５４ｐ１）ｍ／”Ｃ（３，ＯＸ
Ｉ。
１８）となる。より一般的な形で表現すれば、熱膨張係
数を整合させる式は、 となる。上式で、 ＴＣＥ、、ｂ＝基板材料の熱膨張係数 Ｔ　ＣＥｗ、ｆ＝ウェーハ材料の熱膨張係数Ｔｗａｆ”
ウェーハの平均動作表面温度Ｔ　ｓ　ｕ　ｂ　”基板の
平均動作表面温度ＴＡＭＢ＝周囲温度 である。
シリコン・ウェーハのＴＣＥはドーパントの違い及び他
の周知の要因により変化し、ウェーハのＴＣＥは容易に
機械的に求めることができる。これは、動作モデルを作
成し、または既知のウェーハの熱抵抗とウェーハの厚さ
から計算することができる。また、銅をクラッドしたイ
ンバー（Ｉｎｖａｒ）のＴＣＥは、銅のコーティングの
厚みを変えることにより、変化させることができること
も知られている。したがって機械的な計算と温度測定の
いずれか、または両方により、適切な基板を選択するの
に必要な値が得られる。
／リコン基板上のデバイスは、その周囲に配置したパッ
ド１６に接続され、パッド１６は、リード線２０により
、基板１０の周囲に配置された対応するコネクタ１８に
接続される。これらの接続は、リード線をパッド１６．
１８の両方にレーザ溶接で行なうのが好ましく、リード
線を所定の列に支持した後、レーザ溶接を行なうデカル
技術を用いて行なうことができる。
第４図かられかるように、導体デバイス、相互接続線１
５及び信号パッド１６以外に、ウェーハには２組の平行
な電圧線２２及び２４が設けられ、線２２は必要な動作
電圧レベルをデバイスに送り、線２４はデバイスに接地
電圧を与えるよう設計されている。別法として、基板材
料を利用して接地電圧を供給し、線２２及び２４は異な
る電圧レベルに使用することもできる。導電性バス２６
は、ウェーハを横切って横方向に延び誘電材料３２で接
合された電圧ストリップ２８と接地ストリップ３０から
なる。本実施例では、バスはウェーハ１２にその表面で
接触するよう構成され、電圧ストリップ２８は電圧線２
２に、接地ストリップ３０は接地線２４にはんだ付けで
接続されている。従来技術の信号に用いられる電圧線の
縁部接続と異なり、このようにしてウェーハに電圧及び
接地レベルを与えることは、いくつかの利点がある。第
１にデバイスの動作に悪影響を与える有害な電圧降下を
避けるため、十分な断面積の導体を有する必要があるが
、電圧降下を少なくするため、ウェーハ上の表面メタラ
ジによってこのように大きい断面の導体を設けることは
実用的ではない。しかし、この電圧バスの配置では、必
要な導体寸法が容易に得られ、縁部から寸法の小さいメ
タラジ導体上に電圧を供給する必要性に拘束されること
なく、ウェーハ上のすべての点に電圧が供給される。
ウェーハとデバイスが、電圧をウェーハの他の部分の近
くに供給しなければならないような寸法及び構成の場合
は、バス２６に平行な複数のバスを追加し、電気的な必
要性に応じて、このバスの部分をウェーハ表面上の適当
な電圧及び接地導体に接続する。この配置の第２の利点
は、電圧源がデバイスの近くに置かれることで、これは
、デバイス・ドライバに速い応答時間を必要とするＣＭ
Ｏ８技術で重要であり、電圧源の近くに配置することで
達成される。
電圧部２８は電圧源に接続されたり−ド３４を備え、接
地部３０はアースに接続されたリード３６を有する。
また、３部または４部の単一バス、または多電バスも、
２種類を超える電圧レベルが必要な場合には使用するこ
とができる。２種類の３部単一バスを第９図及び第１０
図に示す。第９図では、バス２５ａは１対の電圧部２７
ａ及び２９ａからなり、接地部３１ａは誘電体材料３２
ａ中に封入されている。電圧部２７　ａｓ　２９　ａ及
び接地部３１ａはインバーでクラッドした銅で作成し、
ウェーハと基板との熱膨張係数の整合について前述した
のと同様の方法で、ウェーハの熱膨張係数と整合させる
ことが好ましい。バスははんだ接続３３ａにより電圧線
２１ａ及び２３ａならびに接地線２４ａに面接続する。
この場合、接地の外に、２種類の異なる電圧レベルが得
られる。
第１０図は、バス２５ｂが１対の電圧線２７ｂ及び２９
ｂならびに接地部３１ｂからなり、すべてが誘電体材料
３２ｂに封入された縁部接続である以外は、第９図と類
似している。この場合も電圧線２７ｂ、２９ｂ及び接地
部３１ｂはインバーをクラッドした銅で形成し、これら
の熱膨張係数は前述のようにウェーハと整合させる。こ
の場合、バスは電圧線２１ｂ、２３ｂ及び接地線２４ｂ
にはんだ接続３３ｂで縁部接続されるが、この場合は縁
部構成の接続である。
第１図及び第５図かられかるように、取り付けたウェー
ハを封入する１対の同一のカバ一部材４０からなるヒー
ト・シンク構造体３８を設ける。
各カバ一部材４０はその外縁にフランジ４２を有する。
円板形のエラストマで作成した熱伝導性の固体材料のシ
ート４４が、各ウェーハとそれぞれのヒート・シンク・
カバ一部材４０との間に設けられ、熱伝導路を形成して
いる。このような材料の１つに、約１００重量部のシリ
コーン・ゴム、約５００重１部のケイ酸ジルコニウム、
及び約６重量部（７）ＶＩＳＣＡＳＥＬ　　６００Ｍ（
７）商品名でゼネラル・エレクトリック社（Ｇｅｎｅｒ
ａｌ　Ｅｌｅｃｔｒｉｃ）から発売されている湿潤剤の
混合物がある。これにより、熱伝導性、熱安定性及び耐
変形性の良好な、望ましい特性が得られる。　エラスト
マのシール材のリング４６が、カバーの各フランジの周
囲のフランジと基板１０の間に設けられ、周囲に間隔を
置いて配したボルト４８とナヅト５０がカバー部材４０
を基板に弾性的に固定している。各カバー部材４０は、
バス２６を配置するスロット５２を有することが好まし
い（もちろん、２本以上のバスがある場合はそれぞれに
スロットを設ける）。
第２図及び第３図は、本発明の幾分光なる態様のバス構
造を示す。本実施例ではバス５６は電圧部５８と接地部
６０とが、誘電体接着剤６２により、面間志向き合って
接合している。このバス溝道は、前述のように面ではな
く、第３図に示すように、縁部でウェーハ１２と接触す
るように構成されている。各カバ一部材４０中にバスが
通るスロット６４が設けられている。
本発明の変更態様を第７図及び第８図に示す。
前述の実施例ではウェーハの縁部とカバーの間及びカバ
ーと基板の周囲の間に空間があった。しかし、本実施例
では、エラストマの誘電性で熱伝導性の固体材料７０が
設けられる。この材料は、基板とカバ一部材３８との間
に、パッド１６及びウェーハ周囲の空間を含むウェーハ
１２間の全空間と実質的に同形に、切断その他の方法で
成形されている。これは、前述の熱伝導性材料と同じ種
類の材料とすることができる。上記の材料７０はウェー
ハを被覆する厚みがほぼ均一な中央部７２と、パッド１
６及び１８への電気信号の接続位置の周囲に設けた成形
した外周部７４とを有する。
この配置によればウェーハまたは基板のある領域が、完
全に気密でない電気的接続を有していても、その領域の
ボルトのトルクを少し増やすことにより、リード線とパ
ッドの接触面に締付は圧力を加えて接続を改善し、溶接
不良が補償される。このような接続不良が余分な発熱の
原因になるので、パッドとリード部との接続にかけた増
大したトルクの近傍にトルク圧を集中させるために、（
液体ではなく）固体の熱伝導性誘電材料が必要である。
このような接続不良は、たとえばＩＢＭテクニカル・デ
ィスクロージャ金プルテン（ＩＢＭＴｅｃｈｎｉｃａｌ
　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ）　、Ｖ　
ｏ　ｌ　、　　１６、Ｎｏ、２．１９７３年７月に記載
されているように、温度検出器で検出される。
Ｆ３発明の効果 本発明によれば、フル・ウェーハのデバイスに効果的に
動作電圧を供給できるフル・ウェーハ集積回路パッケー
ジを実現することができる。
【図面の簡単な説明】
第１図は、本発明によるフル・ウェーハ・パッケージの
１実施例の部分断面斜視図、第２図は、フル・ウェーハ
・パッケージの他の実施例の部分断面斜視図、第３図は
、第２図の実施例のウェーハ及び電力供給部の幾分図式
化した斜視図、第４図は、第１図の実施例のウェーハ及
び電力供給部の幾分図式化した斜視図、第５図は、第１
図の装置の縁部の一部の拡大断面図、第６図は、第５図
に示した装置の縁部の一部分の詳細断面図、第７図及び
第８図は、本発明の変更態様である第５図及び第６図に
類似の詳細断面図、第９図は、面取付は構造の３部の単
一バスを利用した、本発明の他の実施例を示す部分断面
斜視図、第１０図は、縁部取付は構造の３部の単一バス
を利用した、本発明のさらに他の実施例を示す部分断面
斜視図である。 １０・・・・基板、１２・・・・ウェーハ、１４・・・
・はんだ、１６・・・・パッド、２０・・・・リード線
、２２．２４・・・・電圧線、２６・・・・バス、２８
・・・・電圧部、３０・・・・接地部、３８・・・・ヒ
ート・シンク、４０・・・・カバ一部材。 出頭人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 一

Claims (1)

  1. 【特許請求の範囲】 （ａ）少なくとも一方の側に半導体ウェーハを支持する
    ための基板と、 （ｂ）上記基板の少なくとも一方の側に取り付けられた
    半導体ウェーハであって、該ウェーハ上のデバイスに第
    １の電圧レベルを供給する第１群の導線と、第２の電圧
    レベルを供給する第２群の導線とを表面部に有するもの
    と、 （ｃ）上記第１群及び第２群の導線をそれぞれ通って上
    記半導体ウェーハ上に延びる第１及び第２の導電性スト
    リップと、 （ｄ）上記第１及び第２のストリップをそれぞれ上記第
    １群及び第２群の導線に接続する手段と、 （ｅ）上記第１及び第２のストリップを異なる動作電圧
    レベルに接続する手段と、 を有することを特徴とする集積回路パッケージ。
JP63255066A 1987-12-17 1988-10-12 集積回路パッケージ Granted JPH01173627A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/134,480 US4899208A (en) 1987-12-17 1987-12-17 Power distribution for full wafer package
US134480 1987-12-17

Publications (2)

Publication Number Publication Date
JPH01173627A true JPH01173627A (ja) 1989-07-10
JPH0470774B2 JPH0470774B2 (ja) 1992-11-11

Family

ID=22463586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63255066A Granted JPH01173627A (ja) 1987-12-17 1988-10-12 集積回路パッケージ

Country Status (4)

Country Link
US (1) US4899208A (ja)
EP (1) EP0320660B1 (ja)
JP (1) JPH01173627A (ja)
DE (1) DE3887849T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007202382A (ja) * 2005-12-28 2007-08-09 Mabuchi Motor Co Ltd 小型モータの光学式エンコーダ装置及びその製造方法
JP2007202328A (ja) * 2006-01-27 2007-08-09 Mitsumi Electric Co Ltd エンコーダ付モータ及びその組立方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038201A (en) * 1988-11-08 1991-08-06 Westinghouse Electric Corp. Wafer scale integrated circuit apparatus
JPH02267947A (ja) * 1989-04-07 1990-11-01 Mitsubishi Electric Corp 半導体装置
US5150196A (en) * 1989-07-17 1992-09-22 Hughes Aircraft Company Hermetic sealing of wafer scale integrated wafer
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5068715A (en) * 1990-06-29 1991-11-26 Digital Equipment Corporation High-power, high-performance integrated circuit chip package
EP0514615B1 (en) * 1991-05-23 1995-05-03 STMicroelectronics S.r.l. Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process
US5285108A (en) * 1991-06-21 1994-02-08 Compaq Computer Corporation Cooling system for integrated circuits
SE509570C2 (sv) * 1996-10-21 1999-02-08 Ericsson Telefon Ab L M Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
DE29620595U1 (de) * 1996-11-26 1998-01-02 Siemens AG, 80333 München Sockel für eine integrierte Schaltung
US6233184B1 (en) 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
CN103295949B (zh) 2007-04-05 2016-12-28 雅赫测试系统公司 测试微电子电路的方法、测试器设备及便携式组装
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
TWI782508B (zh) 2016-01-08 2022-11-01 美商艾爾測試系統 電子測試器中裝置之熱控制的方法與系統
KR20240146697A (ko) 2017-03-03 2024-10-08 에어 테스트 시스템즈 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
CN116457670A (zh) 2020-10-07 2023-07-18 雅赫测试系统公司 电子测试器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999105A (en) * 1974-04-19 1976-12-21 International Business Machines Corporation Liquid encapsulated integrated circuit package
US4000509A (en) * 1975-03-31 1976-12-28 International Business Machines Corporation High density air cooled wafer package having improved thermal dissipation
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
JPS6074554A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 大規模集積回路
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS60177656A (ja) * 1984-02-24 1985-09-11 Hitachi Micro Comput Eng Ltd 半導体装置
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
JPS625649A (ja) * 1985-07-01 1987-01-12 Nec Ic Microcomput Syst Ltd 集積回路パツケ−ジ
AU598253B2 (en) * 1986-05-07 1990-06-21 Digital Equipment Corporation System for detachably mounting semi-conductors on conductor substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007202382A (ja) * 2005-12-28 2007-08-09 Mabuchi Motor Co Ltd 小型モータの光学式エンコーダ装置及びその製造方法
JP2007202328A (ja) * 2006-01-27 2007-08-09 Mitsumi Electric Co Ltd エンコーダ付モータ及びその組立方法

Also Published As

Publication number Publication date
EP0320660A3 (en) 1989-08-09
EP0320660B1 (en) 1994-02-16
JPH0470774B2 (ja) 1992-11-11
US4899208A (en) 1990-02-06
DE3887849D1 (de) 1994-03-24
DE3887849T2 (de) 1994-08-11
EP0320660A2 (en) 1989-06-21

Similar Documents

Publication Publication Date Title
JPH01173627A (ja) 集積回路パッケージ
US4750089A (en) Circuit board with a chip carrier and mounting structure connected to the chip carrier
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US6299463B1 (en) Device and method for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US4034469A (en) Method of making conduction-cooled circuit package
US5014161A (en) System for detachably mounting semiconductors on conductor substrate
US4890194A (en) A chip carrier and mounting structure connected to the chip carrier
US4103318A (en) Electronic multichip module
US4763409A (en) Method of manufacturing semiconductor device
US5182632A (en) High density multichip package with interconnect structure and heatsink
US4991000A (en) Vertically interconnected integrated circuit chip system
US6906409B2 (en) Multichip semiconductor package
US4922377A (en) Module and a substrate for the module
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
JPH03153063A (ja) カプセル封止した半導体パツケージ
JPH0550134B2 (ja)
JPH0691180B2 (ja) 集積回路装置
JPH06504880A (ja) パッケージ
US5273439A (en) Thermally conductive elastomeric interposer connection system
EP0245179B1 (en) System for detachably mounting semiconductors on conductor substrate.
JP3113005B2 (ja) キャリアのない集積回路パッケージ
JPS6220707B2 (ja)
JPH0677361A (ja) マルチチップモジュール
US5313091A (en) Package for a high power electrical component
JPH0744243B2 (ja) 半導体集積回路モジユ−ル