JPH01170139A - 符号誤り訂正回路 - Google Patents
符号誤り訂正回路Info
- Publication number
- JPH01170139A JPH01170139A JP62328047A JP32804787A JPH01170139A JP H01170139 A JPH01170139 A JP H01170139A JP 62328047 A JP62328047 A JP 62328047A JP 32804787 A JP32804787 A JP 32804787A JP H01170139 A JPH01170139 A JP H01170139A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- code word
- code
- circuit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 81
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000013459 approach Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル無線通信システムにおいて使用され
る符号誤り訂正回路に係り、特に符号語の情報ビット数
を可変にする誤り訂正技術に関する。
る符号誤り訂正回路に係り、特に符号語の情報ビット数
を可変にする誤り訂正技術に関する。
（従来の技術）
周知のように、ディジタル無線通信システムでは、ある
規則に従って情報ビット列に冗長性を付加して送信し、
受信側でその冗長性を利用して特定の条件を満たす伝送
誤りパターンを訂正する誤り訂正方式が採用されている
。
規則に従って情報ビット列に冗長性を付加して送信し、
受信側でその冗長性を利用して特定の条件を満たす伝送
誤りパターンを訂正する誤り訂正方式が採用されている
。
この誤り訂正方式で用いられる誤り訂正符号には多くの
種類があるが、情報ビットに対する冗長ビットの付加割
合は誤り訂正符号の種類に応じて離散的に定められる。
種類があるが、情報ビットに対する冗長ビットの付加割
合は誤り訂正符号の種類に応じて離散的に定められる。
なお冗長度の高い程、誤り訂正能力は高いと考えられて
いることは良く知られている通りである。
いることは良く知られている通りである。
ところで、従来の誤り訂正方式では、例えば第３図（ｂ
）に示す如く、Ｎ個の情報ビットに対し誤り訂正を行う
ためのに個の冗長ビットを付加した固定長の符号語を使
用している。即ち、従来の符号誤り訂正回路は１種類の
誤り訂正符号を用いるものであり、第３図（ａ）に示す
如く固定符号語誤り訂正符号化／復号化回路３１で構成
している。
）に示す如く、Ｎ個の情報ビットに対し誤り訂正を行う
ためのに個の冗長ビットを付加した固定長の符号語を使
用している。即ち、従来の符号誤り訂正回路は１種類の
誤り訂正符号を用いるものであり、第３図（ａ）に示す
如く固定符号語誤り訂正符号化／復号化回路３１で構成
している。
（発明が解決しようとする問題点）
ところが、情報ビットに対して付加される冗長ビットの
割合は離散的に設定されるのであるが、通信路は利用周
波数帯域がＭ限されているがら、冗長ビットの付加割合
の決定には利用周波数帯域幅を考慮する必要がある。つ
まり、利用周波数帯域幅との関係から冗長ビットの付加
割合は本来の値よりも低い値に設定される場合がある。
割合は離散的に設定されるのであるが、通信路は利用周
波数帯域がＭ限されているがら、冗長ビットの付加割合
の決定には利用周波数帯域幅を考慮する必要がある。つ
まり、利用周波数帯域幅との関係から冗長ビットの付加
割合は本来の値よりも低い値に設定される場合がある。
そうすると、冗長度の高い程、誤り訂正能力は高いと考
えられるので、冗長ビットの付加割合を本来の値に設定
できないことは誤り訂正能力の向上を困難にしていると
言え、加えて伝送信号スペクトルの占有領域はその利用
周波数帯域の全領域よりも小さいこととなり、周波数帯
域の利用効率が悪いという問題点がある。
えられるので、冗長ビットの付加割合を本来の値に設定
できないことは誤り訂正能力の向上を困難にしていると
言え、加えて伝送信号スペクトルの占有領域はその利用
周波数帯域の全領域よりも小さいこととなり、周波数帯
域の利用効率が悪いという問題点がある。
また、１つの種類の誤り訂正符号を決定すると、情報ビ
ットと冗長ビットの個数が定まるから、誤り訂正符号化
回路の入力データと出力データのデータ速度比は一義的
に定まり、データ速度比の設定自由度が少ないという問
題点もある。
ットと冗長ビットの個数が定まるから、誤り訂正符号化
回路の入力データと出力データのデータ速度比は一義的
に定まり、データ速度比の設定自由度が少ないという問
題点もある。
本発明は、このような問題点に鑑みなされたもので、そ
の目的は、離散的な冗長度の中間を埋め合せることによ
って誤り訂正能力の向上と周波数帯域の有効利用が図れ
る符号誤り訂正回路を提供することにある。
の目的は、離散的な冗長度の中間を埋め合せることによ
って誤り訂正能力の向上と周波数帯域の有効利用が図れ
る符号誤り訂正回路を提供することにある。
（問題点を解決するための手段）
前記目的を達成するために、本発明の符号誤り訂正回路
は次の如き構成を有する。
は次の如き構成を有する。
即ち、本発明の符号誤り訂正回路は、情報ビット列に冗
長性を付加した符号語を作成する誤り訂正符号化処理と
、その符号語から元の情報ビット列を復元する誤り訂正
復号化処理とを行う符号誤り訂正回路において； 入力
信号を並列的に受けるように配置され扱う符号語におけ
る情報ビット数が互いに異なる複数の誤り訂正符号化／
復号化回路と； 入力信号の全ビット数に応じて前記複
数の誤り訂正符号化／復号化回路の全部または一部を指
定し、その指定した回路について誤り訂正符号化回路の
それぞれに対しては全体としての誤り訂正能力を減じな
い範囲内で符号化率が１に近づくような冗長度をそれぞ
れ選択設定し誤り訂正復号化回路のそれぞれに対しては
符号化率が１に近づくような冗長度を有する符号語につ
いて復号化処理を行わせる符号語制御回路と； を備え
ていることを特徴とするものである。
長性を付加した符号語を作成する誤り訂正符号化処理と
、その符号語から元の情報ビット列を復元する誤り訂正
復号化処理とを行う符号誤り訂正回路において； 入力
信号を並列的に受けるように配置され扱う符号語におけ
る情報ビット数が互いに異なる複数の誤り訂正符号化／
復号化回路と； 入力信号の全ビット数に応じて前記複
数の誤り訂正符号化／復号化回路の全部または一部を指
定し、その指定した回路について誤り訂正符号化回路の
それぞれに対しては全体としての誤り訂正能力を減じな
い範囲内で符号化率が１に近づくような冗長度をそれぞ
れ選択設定し誤り訂正復号化回路のそれぞれに対しては
符号化率が１に近づくような冗長度を有する符号語につ
いて復号化処理を行わせる符号語制御回路と； を備え
ていることを特徴とするものである。
（作 用）
次、に、前記の如く構成される本発明の符号誤り訂正回
路の作用を説明する。
路の作用を説明する。
まず、符号化処理は次の如くに行われる。入力信号（情
報ビット列）の全ビット数をＮとし、これにに個の冗長
ビットを付加した符号語Ｂで以て所定の誤り訂正能力が
得られるとすれば、符号語Ｍ復回路はこれを実現すべく
符号化率が異なりがつその符号化率を１に近づけること
ができる複数の符号語、例えば符号語Ｂ１と同Ｂ２の組
合せを決定する。そして、符号語Ｂ１がＮ１個の情報ビ
ットにに１個の冗長ビットを付加したものからなり、符
号語Ｂ２がＮ２個の情報ビットにに２個の冗長ビットを
付加したものからなるとすれば、Ｎ１個の情報ビットに
ついて符号化処理を行う誤り訂正符号化回路Ａ１１とＮ
２個の情報ビットについて符号化処理を行う誤り訂正符
号化回路Ａ１２とをそれぞれ指定し、併せて冗長度の指
定も行う、その結果、誤り訂正符号化回路Ａｌｌは入力
信号のＮ個の情報ビットのうちＮ、個の情報ビットにに
１個の冗長ビットを付加した符号語Ｂ１を作成し、同様
に誤り訂正符号化回路Ａ１２はＮ個の情報ビットのうち
Ｎ２個の情報ビットにに３個の冗長ビットを付加した符
号語Ｂ２を作成する。このようにして作成された符号語
Ｂ１と同Ｂ２は時系的に出力され、全体としては１つの
符号語Ｂが作成されなかの如くになる。
報ビット列）の全ビット数をＮとし、これにに個の冗長
ビットを付加した符号語Ｂで以て所定の誤り訂正能力が
得られるとすれば、符号語Ｍ復回路はこれを実現すべく
符号化率が異なりがつその符号化率を１に近づけること
ができる複数の符号語、例えば符号語Ｂ１と同Ｂ２の組
合せを決定する。そして、符号語Ｂ１がＮ１個の情報ビ
ットにに１個の冗長ビットを付加したものからなり、符
号語Ｂ２がＮ２個の情報ビットにに２個の冗長ビットを
付加したものからなるとすれば、Ｎ１個の情報ビットに
ついて符号化処理を行う誤り訂正符号化回路Ａ１１とＮ
２個の情報ビットについて符号化処理を行う誤り訂正符
号化回路Ａ１２とをそれぞれ指定し、併せて冗長度の指
定も行う、その結果、誤り訂正符号化回路Ａｌｌは入力
信号のＮ個の情報ビットのうちＮ、個の情報ビットにに
１個の冗長ビットを付加した符号語Ｂ１を作成し、同様
に誤り訂正符号化回路Ａ１２はＮ個の情報ビットのうち
Ｎ２個の情報ビットにに３個の冗長ビットを付加した符
号語Ｂ２を作成する。このようにして作成された符号語
Ｂ１と同Ｂ２は時系的に出力され、全体としては１つの
符号語Ｂが作成されなかの如くになる。
また、復号化処理では、入力信号は符号語Ｂ。
と同Ｂ２の時系列信号からなるので、符号語制御回路は
符号語Ｂ１を扱う誤り訂正復号化回路Ａ２１と符号語Ｂ
２を扱う誤り訂正復号化回路Ａ２２とをそれぞれ指定し
、併せて冗長度の指定を行う。
符号語Ｂ１を扱う誤り訂正復号化回路Ａ２１と符号語Ｂ
２を扱う誤り訂正復号化回路Ａ２２とをそれぞれ指定し
、併せて冗長度の指定を行う。
その結果、誤り訂正復号化回路Ａ２１ではＮ１個の情報
ビットが復元され、誤り訂正復号化回路Ａ２２ではＮ２
個の情報ビットが復元される。つまり、Ｎ個の情報ビッ
トが再生された訳である。
ビットが復元され、誤り訂正復号化回路Ａ２２ではＮ２
個の情報ビットが復元される。つまり、Ｎ個の情報ビッ
トが再生された訳である。
以上要するに、本発明の符号誤り訂正回路では、本来的
には符号ＮＢとして扱うべきものを符号語Ｂ１と同Ｂ２
の組合せとするのであり、各符号語における冗長度を可
変とするの゛である。その結果、利用周波数帯域との兼
ね合いから冗長度Ｋを採用できずそれよりも低い値に設
定しなければならない場合でも、本発明によれば離散値
たる冗長度にの中間を埋め合せることができ、周波数帯
域の有効利用が図れ、また誤り訂正能力の維持向上を図
ることができる。
には符号ＮＢとして扱うべきものを符号語Ｂ１と同Ｂ２
の組合せとするのであり、各符号語における冗長度を可
変とするの゛である。その結果、利用周波数帯域との兼
ね合いから冗長度Ｋを採用できずそれよりも低い値に設
定しなければならない場合でも、本発明によれば離散値
たる冗長度にの中間を埋め合せることができ、周波数帯
域の有効利用が図れ、また誤り訂正能力の維持向上を図
ることができる。
（実 施 例）
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例に係る符号誤り訂正回路を示
す０本発明の符号誤り訂正回路は、符号語可変誤り訂正
符号化／復号化回路１と、符号語制御回路２とで構成さ
れる。
す０本発明の符号誤り訂正回路は、符号語可変誤り訂正
符号化／復号化回路１と、符号語制御回路２とで構成さ
れる。
符号語可変誤り訂正符号化／復号化回路１は、入力信号
１１を並列的に受ける如くに配置される複数の誤り訂正
符号化／復号化回路で構成され、各誤り訂正符号化／復
号化回路のそれぞれは情報ビット数が互いに異なる符号
語を扱うものとして構成されている。そして、各誤り訂
正符号化／復号化回路は符号語制御回路２からの制御信
号２１によって指定されたものが所定の符号化／復号化
処理を行うが、このとき如何なる冗長度を有する符号語
を扱うかの指示も制御信号２１によって行われる。各誤
り訂正符号化／復号化回路は各種の冗長ビットを備え、
指示によって選択使用できるようになっているのである
。また、指定された誤り訂正符号化／復号化回路は制御
信号２１によって指示されたタイミングで出力動作をな
し、その結果符号語可変誤り訂正符号化／復号化回路１
の出力信号１２は指定された誤り訂正符号化／復号化回
路の各出力信号が時系列に配列されたものからなる。
１１を並列的に受ける如くに配置される複数の誤り訂正
符号化／復号化回路で構成され、各誤り訂正符号化／復
号化回路のそれぞれは情報ビット数が互いに異なる符号
語を扱うものとして構成されている。そして、各誤り訂
正符号化／復号化回路は符号語制御回路２からの制御信
号２１によって指定されたものが所定の符号化／復号化
処理を行うが、このとき如何なる冗長度を有する符号語
を扱うかの指示も制御信号２１によって行われる。各誤
り訂正符号化／復号化回路は各種の冗長ビットを備え、
指示によって選択使用できるようになっているのである
。また、指定された誤り訂正符号化／復号化回路は制御
信号２１によって指示されたタイミングで出力動作をな
し、その結果符号語可変誤り訂正符号化／復号化回路１
の出力信号１２は指定された誤り訂正符号化／復号化回
路の各出力信号が時系列に配列されたものからなる。
符号語制御回路２は、入力信号１１の全ビット数を管理
し、その全ビット数に応じて制御信号２１の内容設定を
行う、即ち、制御信号２１の内容は次のようなものであ
る。■前記複数の誤り訂正符号化／復号化回路の全部ま
たは一部の指定、■指定した誤り訂正符号化回路のそれ
ぞれについては全体としての誤り訂正能力を減じない範
囲内で符号化率を１に近づけるような冗長度の指定、■
指定した誤り訂正復号化回路のそれぞれについては復号
化処理をする際に使用すべき冗長度の指定、■指定した
各回路の出力タイミングの指定。
し、その全ビット数に応じて制御信号２１の内容設定を
行う、即ち、制御信号２１の内容は次のようなものであ
る。■前記複数の誤り訂正符号化／復号化回路の全部ま
たは一部の指定、■指定した誤り訂正符号化回路のそれ
ぞれについては全体としての誤り訂正能力を減じない範
囲内で符号化率を１に近づけるような冗長度の指定、■
指定した誤り訂正復号化回路のそれぞれについては復号
化処理をする際に使用すべき冗長度の指定、■指定した
各回路の出力タイミングの指定。
次に、第２図を参照して具体的に説明する。
まず、符号化処理では、入力信号１１が第３図（ｂ）に
示したのと同様にＮ個の情報ビットからなるとし、これ
にに個の冗長ビットを付加した符号；Ｊ Ｂで以て所定
の誤り訂正能力が得られるとすれば、符号語制御回路２
はこれを実現すべく符号化率が異なりかつその符号化率
を１に近づけることができる複数の符号語、例えば符号
語Ｂｌと同Ｂ２の組合せを決定する。そして、符号語Ｂ
８がＮ、個の情報ビットにに１個の冗長ビットを付加し
たものからなり、符号語Ｂ２がＮ２個の情報ビットにに
２個の冗長ビットを付加したものからなるとすれば、Ｎ
１個の情報ビットについて符号化処理を行う誤り訂正符
号化回路ＡｌｌとＮ２個の情報ビットについて符号化処
理を行う誤り訂正符号化回路ＡＩ２とをそれぞれ指定し
、併せて冗長度の指定も行う、その結果、誤り訂正符号
化回路Ａｌｌは入力信号１１のＮ個の情報ビットのうち
Ｎ１個の情報ビットにに１個の冗長ビットを付加した符
号語Ｂ１を作成し、同様に誤り訂正符号化回路Ａ１２は
Ｎ個の情報ビットのうちＮ２個の情報ビットにに２個の
冗長ビットを付加した符号語Ｂ２を作成する。このよう
にして作成された符号語Ｂ１と同Ｂ２は第２図に例示す
る如く時系列的に出力される。
示したのと同様にＮ個の情報ビットからなるとし、これ
にに個の冗長ビットを付加した符号；Ｊ Ｂで以て所定
の誤り訂正能力が得られるとすれば、符号語制御回路２
はこれを実現すべく符号化率が異なりかつその符号化率
を１に近づけることができる複数の符号語、例えば符号
語Ｂｌと同Ｂ２の組合せを決定する。そして、符号語Ｂ
８がＮ、個の情報ビットにに１個の冗長ビットを付加し
たものからなり、符号語Ｂ２がＮ２個の情報ビットにに
２個の冗長ビットを付加したものからなるとすれば、Ｎ
１個の情報ビットについて符号化処理を行う誤り訂正符
号化回路ＡｌｌとＮ２個の情報ビットについて符号化処
理を行う誤り訂正符号化回路ＡＩ２とをそれぞれ指定し
、併せて冗長度の指定も行う、その結果、誤り訂正符号
化回路Ａｌｌは入力信号１１のＮ個の情報ビットのうち
Ｎ１個の情報ビットにに１個の冗長ビットを付加した符
号語Ｂ１を作成し、同様に誤り訂正符号化回路Ａ１２は
Ｎ個の情報ビットのうちＮ２個の情報ビットにに２個の
冗長ビットを付加した符号語Ｂ２を作成する。このよう
にして作成された符号語Ｂ１と同Ｂ２は第２図に例示す
る如く時系列的に出力される。
また、復号化処理では、入力信号１１が第２図に示す如
く符号！Ｉ Ｂ ｔと同Ｂ２の時系列信号からなるので
、符号語制御回路２は符号語Ｂ、を扱う誤り訂正復号化
回路Ａ２１と符号語Ｂ２を扱う誤り訂正復号化回路Ａ２
２とをそれぞれ指定し、併せて冗長度の指定を行う、そ
の結果、誤り訂正復号化回路ＡＨではＮ１個の情報ビッ
トが復元され、また誤り訂正復号化回路Ａ２２ではＮ２
個の情報ビットが復元される。つまり、Ｎ個の情報ビッ
トが再生された訳である。
く符号！Ｉ Ｂ ｔと同Ｂ２の時系列信号からなるので
、符号語制御回路２は符号語Ｂ、を扱う誤り訂正復号化
回路Ａ２１と符号語Ｂ２を扱う誤り訂正復号化回路Ａ２
２とをそれぞれ指定し、併せて冗長度の指定を行う、そ
の結果、誤り訂正復号化回路ＡＨではＮ１個の情報ビッ
トが復元され、また誤り訂正復号化回路Ａ２２ではＮ２
個の情報ビットが復元される。つまり、Ｎ個の情報ビッ
トが再生された訳である。
（発明の効果）
以上詳述したように、本発明の符号誤り訂正回路によれ
ば、本来的には１つの符号語として扱うべきものを冗長
度が異なる複数の符号語の組合せとして扱うようにした
ので、離散的に設定される冗長度の中間を埋め合せるこ
とができ、利用周波数帯域の全領域を有効に利用するこ
とが可能となる。また、複数の符号語の組合せによる全
体としての誤り訂正能力は本来的な冗長度について得ら
れるものと同等とすることができるので、従来方式より
も向上する。さらに、複数の符号語のそれぞれは符号化
率が１に近いものであるから、伝送する情報ビット数を
増大させることが可能となり、伝送効率の向上を図るこ
とができる等の効果がある。
ば、本来的には１つの符号語として扱うべきものを冗長
度が異なる複数の符号語の組合せとして扱うようにした
ので、離散的に設定される冗長度の中間を埋め合せるこ
とができ、利用周波数帯域の全領域を有効に利用するこ
とが可能となる。また、複数の符号語の組合せによる全
体としての誤り訂正能力は本来的な冗長度について得ら
れるものと同等とすることができるので、従来方式より
も向上する。さらに、複数の符号語のそれぞれは符号化
率が１に近いものであるから、伝送する情報ビット数を
増大させることが可能となり、伝送効率の向上を図るこ
とができる等の効果がある。
第１図は本発明の一実施例に係る符号誤り訂正回路の構
成ブロック図、第２図は本発明において使用する符号語
の楕或例、第３図は従来の誤り訂正方式の説明図である
。 １・・・・・・符号話可変誤り訂正符号化／復号化回路
、２・・・・・・符号語制御回路。 代理人 弁理士 八 幡 義 博
成ブロック図、第２図は本発明において使用する符号語
の楕或例、第３図は従来の誤り訂正方式の説明図である
。 １・・・・・・符号話可変誤り訂正符号化／復号化回路
、２・・・・・・符号語制御回路。 代理人 弁理士 八 幡 義 博
Claims (1)
- 情報ビット列に冗長性を付加した符号語を作成する誤り
訂正符号化処理と、その符号語から元の情報ビット列を
復元する誤り訂正復号化処理とを行う符号誤り訂正回路
において；入力信号を並列的に受けるように配置され扱
う符号語における情報ビット数が互いに異なる複数の誤
り訂正符号化／復号化回路と；入力信号の全ビット数に
応じて前記複数の誤り訂正符号化／復号化回路の全部ま
たは一部を指定し、その指定した回路について誤り訂正
符号化回路のそれぞれに対しては全体としての誤り訂正
能力を減じない範囲内で符号化率が１に近づくような冗
長度をそれぞれ選択設定し誤り訂正復号化回路のそれぞ
れに対しては符号化率が１に近づくような冗長度を有す
る符号語について復号化処理を行わせる符号語制御回路
と；を備えていることを特徴とする符号誤り訂正回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328047A JP2692096B2 (ja) | 1987-12-24 | 1987-12-24 | 符号誤り訂正回路 |
| US07/290,500 US4965576A (en) | 1987-12-24 | 1988-12-27 | Error correcting system capable of effectively using an allowable frequency band |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328047A JP2692096B2 (ja) | 1987-12-24 | 1987-12-24 | 符号誤り訂正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01170139A true JPH01170139A (ja) | 1989-07-05 |
| JP2692096B2 JP2692096B2 (ja) | 1997-12-17 |
Family
ID=18205919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328047A Expired - Fee Related JP2692096B2 (ja) | 1987-12-24 | 1987-12-24 | 符号誤り訂正回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4965576A (ja) |
| JP (1) | JP2692096B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0323119B1 (en) * | 1987-12-29 | 1994-07-20 | Sony Corporation | Method for transmitting digital data |
| NL9100218A (nl) * | 1991-02-07 | 1992-09-01 | Philips Nv | Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling. |
| FR2673298B1 (fr) * | 1991-02-22 | 1995-04-07 | Inst Francais Du Petrole | Methode et dispositif de transmission sismique a taux d'erreur tres faible. |
| JPH05103309A (ja) * | 1991-10-04 | 1993-04-23 | Canon Inc | 情報伝送方法及び装置 |
| KR100384886B1 (ko) * | 2000-10-10 | 2003-05-22 | 주식회사 케이티 | 니블 반전 부호 활용 방법 및 그 장치 |
| EP1501198A1 (en) * | 2003-07-24 | 2005-01-26 | Matsushita Electric Industrial Co., Ltd. | A method, an encoder and communication device for individually encoding code block segments |
| JPWO2010050383A1 (ja) * | 2008-10-31 | 2012-03-29 | シャープ株式会社 | 送信装置、受信装置および通信システム |
| US20120014451A1 (en) * | 2009-01-15 | 2012-01-19 | Wei Siong Lee | Image Encoding Methods, Image Decoding Methods, Image Encoding Apparatuses, and Image Decoding Apparatuses |
| FR2944171B1 (fr) * | 2009-04-03 | 2012-12-21 | Get Enst | Procede et dispositif de modulation mettant en oeuvre une modulation differentielle, procede et dispositif de demodulation, signal et produits programme d'ordinateur correspondants. |
| CN108683426B (zh) * | 2018-05-18 | 2022-08-26 | 中国科学院微电子研究所 | 一种基于bch码的ecc系统及存储器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151562A (en) * | 1975-02-18 | 1979-04-24 | Tregay John L | Methods and apparatus for transmitting image data |
| US4422171A (en) * | 1980-12-29 | 1983-12-20 | Allied Corporation, Law Department | Method and system for data communication |
| NL8200560A (nl) * | 1982-02-15 | 1983-09-01 | Philips Nv | Stelsel voor kommunikatie middels herhaald uitgezonden berichten alsmede stations voor gebruik in zo een stelsel. |
-
1987
- 1987-12-24 JP JP62328047A patent/JP2692096B2/ja not_active Expired - Fee Related
-
1988
- 1988-12-27 US US07/290,500 patent/US4965576A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2692096B2 (ja) | 1997-12-17 |
| US4965576A (en) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7822109B2 (en) | Method and system for reconfigurable channel coding | |
| US6304995B1 (en) | Pipelined architecture to decode parallel and serial concatenated codes | |
| US6178535B1 (en) | Method for decreasing the frame error rate in data transmission in the form of data frames | |
| EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
| US5365530A (en) | Error-correction encoding and decoding system | |
| US5748652A (en) | Apparatus for detecting and correcting cyclic redundancy check errors | |
| US3882457A (en) | Burst error correction code | |
| JPH01170139A (ja) | 符号誤り訂正回路 | |
| CN100508440C (zh) | 接收移动无线信号时的译码及循环冗余校验的并行处理的方法和装置 | |
| US4293951A (en) | Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block | |
| JPH0316046B2 (ja) | ||
| US3571795A (en) | Random and burst error-correcting systems utilizing self-orthogonal convolution codes | |
| US4159469A (en) | Method and apparatus for the coding and decoding of digital information | |
| JPH0214649A (ja) | 符号誤り訂正装置 | |
| US3831142A (en) | Method and apparatus for decoding compatible convolutional codes | |
| JPH05183447A (ja) | 改善された誤まり検出符号化システム | |
| JPS61237521A (ja) | 誤り訂正符号の符号化・復号化回路 | |
| US6175940B1 (en) | In-flight programmable spacecraft error correction encoder | |
| US7287210B2 (en) | Convolutional encoder and method of operation | |
| US6587986B1 (en) | Error correcting decoder | |
| JPS63299412A (ja) | シ−ケンシャル復号装置 | |
| CN111277830A (zh) | 一种编码方法、解码方法及装置 | |
| JPS61242426A (ja) | 鎖状符号化誤り訂正回路 | |
| SU903887A1 (ru) | Мажоритарный декодер | |
| SU890397A1 (ru) | Мажоритарный декодер |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |