JPH01165171A - Ｍｉｓ型電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｌ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ
　Ｄｒａｉｎ）構造を有するＭＩＳ型電界効果トランジ
スタ及びその製造方法に関する。

〔発明の概要〕

本発明のトランジスタは、少なくともドレイン領域が高
濃度領域と低濃度領域とからなるＭＩＳ型電界効果トラ
ンジスタにおいて、上記低濃度領域が少なくとも２つの
異なる濃度の領域からなることを特徴とするＭＩＳ型電
界効果トランジスタであり、本発明の製造方法は、半導
体基体上に形成したゲート電極をマスクにして極低濃度
の不純物を導入し、少なくとも上記ゲート電極側壁部に
第１の絶縁膜を形成し、該第１の絶縁膜をマスクにして
低濃度の不純物を導入した後、少なくとも上記ゲート電
極側壁部に第２の絶縁膜を形成し、該第２の絶縁膜をマ
スクにして高濃度の不純物を導入するものであって、こ
れにより、高集積、高信頼性のＭＩＳ型電界効果トラン
ジスタ及びその製造方法を得られるようにしたものであ
る。

〔従来の技術及びその問題点〕

近年トランジスタの分野においては、例えばＶＬＳＩの
デザインルールがますます微細化されるに伴い、素子の
内部電界強度は必然的に高くなっている。これに伴って
、シュートチャネル効果の問題が生じている。例えばｎ
チャネルＭＯＳトランジスタの飽和動作状態において、
電子がチャネルを流れる際にドレイン電界が充分に高い
と、ドレイン近傍の空乏層内で電離性衝突が起こり、電
子・正孔対が発生する。ここで発生した電子のうち、半
導体基体と絶縁膜であるゲート絶縁膜間のポテンシャル
障壁を超えるだけの充分なエネルギーをもったエレクト
ロンがホットエレクトロンとなり、ゲート絶縁膜内に侵
入することになる。このようなエレクトロンは、しきい
電圧の変動、コンダクタンスの劣化等を招き、半導体装
置の信φ■性を低下させる。このような現象は、チャネ
ル長が短くなるほど顕著に現れるようになる。

上述のような問題点を解決するため、ドレイン近傍に低
濃度領域を設けることにより、ドレイン近傍の電界強度
を弱めたいわゆるＬＤＤ構造が提案されている。従来の
ＬＤＤ構造の技術については、例えば菅野卓雄監修、香
山晋編、超高速ディジタルデバイスシリーズ「２．超高
速ＭＯＳデバイス」　（培風館）に記載がある。

以下、従来の技術について具体的に図面を用いて説明す
る。

第６図は従来のＭＩＳ型電解効果トランジスタの断面の
構造を示す図である。

第７図（ａ）〜（ｅ）は第６図に示す従来のＭｒＳ型電
解効果トランジスタの製造方法の一例を説明するたため
の図である。

これらの図において、１は例えばＳｉからなる半導体基
体、２は例えばＳｉＯ□からなるゲート絶縁膜、３は例
えばＳｉｎｇからなる素子分離絶縁膜、４は例えばポリ
Ｓｉからなるゲート電極、５は例えば５ｉＯｚからなる
第１の絶縁膜、６は低濃度領域、７は例えば５ｉＯｚか
らなる絶縁膜、７ａは第２の絶縁膜で、絶縁膜７の不要
な部分が除去されて残った部分である。８は高濃度領域
、９は例えばＳｉＯ□からなる眉間絶縁膜、１０は例え
ばＡＩ！からなる配線層である。

なお、ここでソース／ドレイン領域は高濃度領域８と低
濃度領域６とから構成されている。

次にその製造工程について説明する。

まず第７図（ａｌに示すように、半導体基体１上に熱酸
化により素子分離絶縁膜３を形成する。次いで、例えば
ＣＶＤによりポリＳｉを全面に堆積した後、フォトエツ
チングによりゲート電極４を形成する。

次に第７図（ｂｌに示すように、例えばＣＶＤにより全
面にＳｉＯ□を堆積して第１の絶縁膜５を形成した後、
イオン注入により低濃度の不純物（例えばｐ”）を導入
して低濃度領域６を形成する。

次に第７図（Ｃ）に示すように、例えばＣＶＤにより全
面にＳｉＯ□を堆積して絶縁膜７を形成する。

次に第７図＋ｄ＋に示すように、異方性エツチングによ
り絶縁膜７を選択的にエツチングしてゲート電極４側壁
部に第２の絶縁膜７ａを形成した後、イオン注入により
第２の絶縁膜７ａをマスクにして高濃度の不純物（例え
ばＡｓ”）を導入して高濃度領域８を形成する。

そして、例えばＣＶＤによりＳｉｎｇを全面に堆積した
後、例えばＲＩＥによりＳｉＯ□を選択的にエツチング
して層間絶縁膜９を形成した後、配線層１０を高濃度領
域８とコンタクトをとるように形成することにより、第
６図に示したようなＭＩＳ型電界効果トランジスタが完
成する。

上記のように、ＬＤＤ構造にすることによってドレイン
電流の経時的低下を抑制できるが、具体的にはＬＤＤ構
造の低濃度領域６を調整して最適化すればよい。

その手段としては、まずドレイン領域近傍の高電界領域
からゲート絶縁膜２に注入されるホットエレクトロンの
注入量を減らす手段がある。具体的には、ドレイン領域
の低濃度領域６に電界を及ぼすことにより、チャネルコ
ンダクタンスを低下（ドレイン電流の低下）させてしま
う。この低下は初期劣化モードであり、ＬＤＤ構造特有
の問題であり、コンベンショナルなドレイン構造よりも
初期劣化が大きい。この初期劣化を防ぐには、ゲート絶
縁膜２中にできたチャージに負けないように、ドレイン
領域のキャリア濃度を上げてやる必要がある。具体的に
は、ドレイン領域のドーズ量の最適値を５　×ｌ　Ｑ　
ｌ　３　ロー２程度にする。しかし、ドーズ量を上げる
と、例えばアニール時に低濃度領域６がサイド拡散（拡
散横方向に拡散すること）してゲート電極４の下部に回
り込み、ショートチャネル化に不利になり、ソース／ド
レイン間のパンチスルーの問題が生じる。このため、高
集積化、高信頼性を得ることができないという問題があ
った。

〔発明の目的〕

本発明はかかる問題点を解決するためになされたもので
、ゲート絶縁膜中へのホットエレクトロンの注入量を最
小にするように最適化できるうえ、ゲート絶縁膜中に注
入されたエレクトロンによるチャネルコンダクタンスの
低下を最小にするように最適化でき、かつ低濃度領域の
サイド拡散によるソース／ドレインのパンケスルーを防
止できるＭＩＳＩ電界効果トランジスタ及びその製造方
法を得ることを目的とする。

〔問題点を解決するための手段〕

本発明の第１の発明に係るＭＩＳ型電界効果トランジス
タは、少なくともドレイン領域が高濃度領域と低濃度領
域とからなるＭＩＳ型電界効果トランジスタにおいて、
上記低濃度領域が少なくとも２つの異なる濃度の領域か
らなるものである。

また、本発明の第２の発明に係るＭＩＳ型電界効果トラ
ンジスタの製造方法は、半導体基体上に形成したゲート
電極をマスクにして極低濃度の不純物を導入する工程と
、少なくとも上記ゲート電極側壁部に第１の絶縁膜を形
成し、該第１の絶縁膜をマスクにして低濃度の不純物を
導入する工程と、少なくとも上記ゲート電極側壁部に第
２の絶縁膜を形成し、該第２の絶縁膜をマスクにして高
濃度の不純物を導入する工程とを備えたものである。

本発明の構成について、後記詳述する本発明の一実施例
を用いて説明すると次のとおりである。

即ち、本発明の第１の発明に係るＭＩＳ型電界効果トラ
ンジスタは、第１図に例示するように、低濃度領域６が
少なくとも２つの異なる濃度の領域（極低濃度領域６ａ
と低濃度領域６ｂ）からなるものである。

また、本発明の第２の発明に係るＭＩＳ型電界効果トラ
ンジスタの製造方法は、第３図（ａｌ〜＋ｄｌに示すよ
うに、半導体基体ｌ上に形成したゲート電極４をマスク
にして極低濃度の不純物（実施例ではｐ”）を導入しく
第３図（ａ））、第３図（ｂ）に示すように少なくとも
ゲート電極４側壁部に第２の不純物（実施例ではｐ”）
を導入し、次いで第３図（ｄ）に示すように、少なくと
もゲート電極４側壁部に第２の絶縁膜７ａを形成し、第
２の絶縁膜７ａをマスクにして高濃度の不純物（実施例
ではＡｓ　”）を導入するものである。

〔作用〕

本発明においては、第１図に示したように、ドレイン領
域に形成して極低濃度領域６ａにより、該極低濃度領域
６ａの電界が緩和され、ゲート絶縁膜２中に注入された
エレクトロンによるチャネルコンダクタンスの低下を防
ぐことができる。また、極低濃度領域６ａを適宜調整（
ドーズ量の調整）して形成すれば、チャネルコンダクタ
ンスの低下を最小にするように最適化できる。

また第１図に示したように、ドレイン領域に形成した低
濃度領域６ｂにより、ゲート絶縁膜２中へのホットエレ
クトロンの注入量を減らすことができ、低濃度領域６ｂ
を適宜調整（ドーズ量の調整）して形成すれば、ホット
エレクトロンの注入量を最小にするように最適化できる
。

また、低濃度領域６を極低濃度領域６ａと低濃度領域６
ｂとで構成したので、第４図に示した従来のものより低
濃度領域６のドーズ量を小さくすることができ、例えば
アニール時に低濃度領域６のサイド拡散がなくなり、ソ
ース／ドレイン間のパンチスルーの問題がなくなる。

〔実施例〕

以下、第１図〜第３図を参照して、本発明の一実施例を
説明する。なお、当然のことではあるが、本発明は以下
に述べる実施例に限定されるものではない。

第１図は本出願の第１の発明のＭＩＳ型電界効果トラン
ジスタの断面の構造を示す図、第２図はＬＤＤ構造の詳
細を示す図である。

これらの図において、第４図または第５図（ａｌ〜（ｄ
ｌと同一符号は同一または相当部分を示し、６ａは極低
濃度領域、６ｂは低濃度領域である。なお、ここで低濃
度領域６は、極低濃度領域６ａと低濃度領域６ｂとから
構成されている。また、ソース／ドレイン領域は高濃度
領域８と低濃度領域とから構成されている。

第３図（ａ）〜（ｄ）は、本出願の第２の発明であるＭ
Ｉｓ型電界効果トランジスタの製造方法の一実施例を説
明するための図である。

この図において、第１図及び第５図（ａｌ〜（ｄ）と同
一または相当部分を示す。

次にその製造工程について説明する。

まず第３図（ａ）に示すように、半導体基体１上に熱酸
化によりゲート絶縁膜２を形成した後、フォトエツチン
グと熱酸化により素子分離絶縁膜３を形成する。次いで
、例えばＣＶＤによりポリＳｔを全面に堆積した後、フ
ォトエツチングによりゲート電極４を形成する。次いで
、イオン注入によりゲート電極４をマスクにして極低濃
度の不純物（例えばｐ”）を導入して極低濃度領域６ａ
を形成する。この時、ドーズ量は例えばＩ　ＸＩＯ”ａ
ｍ−”程度がよく、これによりドレイン近傍の電界が緩
和されると考えられる。これが本発明の、半導体基体上
に形成したゲート電極をマスクにして極低濃度の不純物
を導入する工程に該当する。

次に第３図（ｂ）に示すように、例えばＣＶＤにより全
面に５ｉｎ２を堆積して膜厚１０００人程度０第１の絶
縁膜５を形成した後、イオン注入により第１の絶縁膜５
をマスクにして低濃度の不純物、（例えばｐ”）を導入
して低濃度領域６ｂを形成する。この時、イオン注入は
ゲート電極４から１０００人だけ離れた位置から行われ
る。また、ドーズ量は例えば７　×１０Ｉ１０ｌ３”程
度がよく、これによりゲート絶縁膜２中に捕獲された電
荷の影響がなくなると考えられる。

次に第３図（Ｃ１に示すように、例えばＣＶＤにより全
面に５ｉ０２を堆積して絶縁膜７を形成する。

次に第３図（ｄ）に示すように、異方性エツチングによ
り絶縁膜６を選択的にエツチングしてゲート電極４側壁
部に第２の絶縁膜７ａを形成し、次いでイオン注入によ
り第２の絶縁膜７ａをマスクにして高濃度の不純物（例
えばＡｓ”）を導入して高濃度領域８を形成する。これ
が本発明のゲート電極側壁部に第２の絶縁膜を形成し、
第２の絶縁膜をマスクにして高濃度の不純物を導入する
工程に該当する。

そして、例えばＣＶＤによりＳｉｎ、を全面に堆積した
後、例えばＲＩＨにより５ｉ（ｈを選択的にエツチング
して眉間絶縁膜９を形成する。次いで、配線ＪＥＷＩＯ
を高濃度領域８とコンタクトをとるように形成すること
により、第１図に示したようなＭＩＳ型電界効果トラン
ジスタが完成する。

即ち上記実施例では、ドレイン領域に極低濃度領域６ａ
を形成したので、極低濃度領域６ａの電界が緩和され、
ゲート絶縁膜２中に注入されたエレクトロンによるチャ
ネルコンダクタンスの低下を最小にするように最適化で
きる。

また上記実施例では、ドレイン領域に低濃度領域６ｂを
形成したので、ゲート絶縁膜２中へのホットエレクトロ
ンの注入量を減らすことができ、低濃度領域６ｂを適宜
調整（ドーズ量の調整）して形成すれば、ホットエレク
トロンの注入量を最小にするように最適化できる。

また上記実施例では、低濃度領域６を極低濃度領域６ａ
と低濃度領域６ｂとで構成したので、第６図に示した従
来のものより低濃度領域６のドーズ量を小さ（すること
ができ、例えばアニール時に低濃度領域６のサイド拡散
がなくなり、ソース／ドレイン間のパンチスルーの問題
がなくなる。

なお上記実施例では、低濃度領域６を、極低濃度領域６
ａと低濃度領域６ｃとの２つの異なる濃度の領域で構成
する場合について説明したが、本発明はこれに限定され
るものではなく、低濃度領域６を少なくとも２つの異な
る濃度の領域になるように構成すればよく、３つ以上の
異なる濃度の領域で構成してもよい。

また上記実施例では、第３図（ｂ）に示すように、第１
の絶縁膜５及びゲート絶縁膜２を介してイオン注入によ
り低濃度領域６ｂを形成する場合について述べたが、こ
れに限定されることはなく、第５図に示すようにゲート
電極４側壁のみに第１の絶縁膜５を残して直接半導体基
体１にイオン注入により低濃度領域６ｂを形成する場合
であってもよい。

〔発明の効果〕

上述の如く、本発明によればゲート絶縁膜中へのホット
エレクトロンの注入量を最小にするように最適化できる
うえ、ゲート絶縁膜中に注入されたエレクトロンによる
チャネルコンダクタンスの低下を最小にするように最適
化でき、かつ低濃度ｐＭ　域のサイド拡散によるソース
／ドレインのパンチスルーを防止できる。このため、高
集積、高信頼性のＭＩＳ　　）ランリスタが得られると
いう効果がある。

【図面の簡単な説明】

第１図は本出願の第１の発明のＭＩＳ型電界効果トラン
ジスタの一実施例の構造を示す断面図、第２図は該例の
ＬＤＤ構造の詳細を示す図、第３図は本出願の第２の発
明のＭＩＳ型電界効果トランジスタの製造方法の一実施
例を説明するための図、第４図及び第５図は本出願の第
２の発明のＭＩｓ型電界効果トランジスタの一例の構造
を示す断面図、第７図は従来のＭＩＳ型電界効果トラン
ジスタの製造方法の一例を説明するための図である。 １・・・・・・半導体基体、４・・・・・・ゲート電極
、５・・・・・・第１の絶縁膜、６・・・・・・低濃度
領域、６ａ・・・・・・極低濃度領域、６ｂ・・・・・
・低濃度領域、７ａ・・・・・・第２の絶縁膜。

Claims (1)

1. 【特許請求の範囲】 １、少なくともドレイン領域が高濃度領域と低濃度領域
   とからなるＭＩＳ型電界効果トランジスタにおいて、 上記低濃度領域が少なくとも２つの異なる濃度の領域か
   らなることを特徴とするＭＩＳ型電界効果トランジスタ
   。 ２、半導体基体上に形成したゲート電極をマスクにして
   極低濃度の不純物を導入する工程と、少なくとも上記ゲ
   ート電極側壁部に第１の絶縁膜を形成し、該第１の絶縁
   膜をマスクにして低濃度の不純物を導入する工程と、 少なくとも上記ゲート電極側壁部に第２の絶縁膜を形成
   し、該第２の絶縁膜をマスクにして高濃度の不純物を導
   入する工程とを備えたことを特徴とするＭＩＳ型電界効
   果トランジスタの製造方法。