JPH01165076A - フロッピーディスクドライブのステッピングモーター駆動回路 - Google Patents
フロッピーディスクドライブのステッピングモーター駆動回路Info
- Publication number
- JPH01165076A JPH01165076A JP32282587A JP32282587A JPH01165076A JP H01165076 A JPH01165076 A JP H01165076A JP 32282587 A JP32282587 A JP 32282587A JP 32282587 A JP32282587 A JP 32282587A JP H01165076 A JPH01165076 A JP H01165076A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- low
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005284 excitation Effects 0.000 claims description 26
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 208000017227 ADan amyloidosis Diseases 0.000 description 5
- 201000000194 ITM2B-related cerebral amyloid angiopathy 2 Diseases 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度記憶／低密度記憶切替機能付フロッピー
ディスクドライブのステッピングモーター駆動回路に関
する。
ディスクドライブのステッピングモーター駆動回路に関
する。
ＯＡ機器の活発な開発が行なわれる近時、小型でボータ
プルなコンピュータ或はワープロにも高速化、高密度記
憶、低騒音化、節電等の改良が進められて来た。これら
コンピュータ或はワープロに使用されるフロッピーディ
スクドライブ（以下ＦＤＤと略す）においても同様な改
良が重ねられて高密度記憶／低密度記憶切替機能を備え
たＦＤＤが開発されている。
プルなコンピュータ或はワープロにも高速化、高密度記
憶、低騒音化、節電等の改良が進められて来た。これら
コンピュータ或はワープロに使用されるフロッピーディ
スクドライブ（以下ＦＤＤと略す）においても同様な改
良が重ねられて高密度記憶／低密度記憶切替機能を備え
たＦＤＤが開発されている。
このＦＤＤが高密度記憶で駆動される（例えば２ＭＢの
）場合にはそのシーク速度を１トラック７３ ｍ ｓと
し、低密度記憶（ＩＭＢ）の場合には１トラック／ ４
ｍ ｓまたは１トラック／ ５ ｍ ｓとしている。
）場合にはそのシーク速度を１トラック７３ ｍ ｓと
し、低密度記憶（ＩＭＢ）の場合には１トラック／ ４
ｍ ｓまたは１トラック／ ５ ｍ ｓとしている。
フロッピーディスク上で情報を記憶するトラック間を移
動する場合、移動するトラック数と同数のステップ信号
が公知のコントロール回路に入力されて、第２図に示さ
れるＡａＢ相の励磁信号がＳＴＭを駆動するモータード
ライバーＩＣに出力される。
動する場合、移動するトラック数と同数のステップ信号
が公知のコントロール回路に入力されて、第２図に示さ
れるＡａＢ相の励磁信号がＳＴＭを駆動するモータード
ライバーＩＣに出力される。
モータードライバーＩＣはＳＴＭに駆動電圧を与えると
同時にコイル電流の方向を切替えて所要のトラックへＳ
ＴＭを駆動する。
同時にコイル電流の方向を切替えて所要のトラックへＳ
ＴＭを駆動する。
なお、２相励磁信号は外部のステップ信号が入力される
と論理レベルで“ＬＯＷ″レベルの信号が同時に出力開
始し、２相が外部のステップ信号の周期の１／２周期ず
れた周期で論理レベルを切替える信号である。前記のと
とき２相励磁電流によるＳＴＭ駆動が周知技術として使
用されていた。
と論理レベルで“ＬＯＷ″レベルの信号が同時に出力開
始し、２相が外部のステップ信号の周期の１／２周期ず
れた周期で論理レベルを切替える信号である。前記のと
とき２相励磁電流によるＳＴＭ駆動が周知技術として使
用されていた。
しかしながら、一般に使用される高密度／低密度切替機
付きＦＤＤのＳＴＭ仕様は、シーク速度の速い（−船釣
には高密度）場合に適合するものが選定されている。
付きＦＤＤのＳＴＭ仕様は、シーク速度の速い（−船釣
には高密度）場合に適合するものが選定されている。
従って、高速シーク用のＳＴＭを使えば、低速シークの
場合には、ＳＴＭが必要以上の力を発生するので、間欠
送りをするときの振動が大きくなり、そのためにシーク
時の騒音が大きいという問題があった。
場合には、ＳＴＭが必要以上の力を発生するので、間欠
送りをするときの振動が大きくなり、そのためにシーク
時の騒音が大きいという問題があった。
さらに、高速シークをするどきに比較して低速シーク時
忙は、ＳＴＭのコイルに流れ込む電流値が大きくなり（
インダクタンスに流れる電流値は時間が長いほど大とな
るから）必要以上に消費電流が大きくなるという問題も
あった。
忙は、ＳＴＭのコイルに流れ込む電流値が大きくなり（
インダクタンスに流れる電流値は時間が長いほど大とな
るから）必要以上に消費電流が大きくなるという問題も
あった。
本発明の目的は、シーク時に発生する騒音を低くし、低
速シーク時の励磁電流が少ないＦＤＤを提供するもので
ある。
速シーク時の励磁電流が少ないＦＤＤを提供するもので
ある。
上記目的を達成のために、本発明は、２相励磁電流で駆
動し、２相の励磁信号の２ステップ属対して１トラック
をシークするフロッピーディスクドライブのステッピン
グモーター駆動回路において、メディアが高密度記憶用
であるか低密度記憶用かを指示する信号と前記２相の励
磁信号の排他的論理和による信号とによってスイッチ回
路を選択する回路と、高速シーク時の前記２相励磁電流
の第１ステップにはステッピングモーターへの印加電圧
を所要電圧に、第２ステップには前記印加電圧を前記印
加電圧より低い電圧に切替えるスイッチ回路と、低速シ
ーク時の前記２相励磁電流の第１ステップ及び第２ステ
ップに前記印加電圧を前記所要電圧より低い電圧に切替
えるスイッチ回路とよりなることを特徴とする。
動し、２相の励磁信号の２ステップ属対して１トラック
をシークするフロッピーディスクドライブのステッピン
グモーター駆動回路において、メディアが高密度記憶用
であるか低密度記憶用かを指示する信号と前記２相の励
磁信号の排他的論理和による信号とによってスイッチ回
路を選択する回路と、高速シーク時の前記２相励磁電流
の第１ステップにはステッピングモーターへの印加電圧
を所要電圧に、第２ステップには前記印加電圧を前記印
加電圧より低い電圧に切替えるスイッチ回路と、低速シ
ーク時の前記２相励磁電流の第１ステップ及び第２ステ
ップに前記印加電圧を前記所要電圧より低い電圧に切替
えるスイッチ回路とよりなることを特徴とする。
以下本発明の実施例を図面に基づいて詳述する。
第１図は２相励磁電流によって駆動されるＳＴＭの駆動
回路図である。同図において、１はＳＴＭ８を直接駆動
するモータードライバーＩＣである。
回路図である。同図において、１はＳＴＭ８を直接駆動
するモータードライバーＩＣである。
外部システムからのステップ信号にしたがって公知のコ
ントロール回路（図示せず）によって出力される２相の
励磁信号、Ａ相Ｂ相信号が前記モータードライバーＩＣ
Ｋ入力される。この人相Ｂ相信号が駆動トランジスタ１
２をＯＮ、０ＦＦＬ。
ントロール回路（図示せず）によって出力される２相の
励磁信号、Ａ相Ｂ相信号が前記モータードライバーＩＣ
Ｋ入力される。この人相Ｂ相信号が駆動トランジスタ１
２をＯＮ、０ＦＦＬ。
てＳＴＭ８のＡ相及びＢ相コイルの電流の方向な切替え
る。１１はモータードライバーＩＣ１の電源端子であり
、印加された電圧が駆動トランジスタ１２を介して直接
ＳＴＭ８の駆動電圧となる。
る。１１はモータードライバーＩＣ１の電源端子であり
、印加された電圧が駆動トランジスタ１２を介して直接
ＳＴＭ８の駆動電圧となる。
２は排他的論理和ゲートであり、２相の励磁信号を入力
し第１ステップ目と第２ステップ目を識別する信号を出
力する。すなわち、２相が論理レベルで同レベルであれ
ば“ＬＯＷ”信号を、異なるレベルであれば“ＨＩＧＨ
”信号を出方する。
し第１ステップ目と第２ステップ目を識別する信号を出
力する。すなわち、２相が論理レベルで同レベルであれ
ば“ＬＯＷ”信号を、異なるレベルであれば“ＨＩＧＨ
”信号を出方する。
第２図は外部システムからのステップ信号と２相の励磁
信号とステップを識別する信号の関係を示すタイムチャ
ートであり、２相が論理レベルで同レベルである第１ス
テップ目が必ず“ＬＯＷ”レベルになり、２相が異なる
レベルである第２ステップ目が“ＨＩＧＨ”レベルにな
る関係を明示している。
信号とステップを識別する信号の関係を示すタイムチャ
ートであり、２相が論理レベルで同レベルである第１ス
テップ目が必ず“ＬＯＷ”レベルになり、２相が異なる
レベルである第２ステップ目が“ＨＩＧＨ”レベルにな
る関係を明示している。
ＨＤは高密度記憶か低密度記憶かを指示する信号であり
、（高速シークか低速シークかを指示する信号で以下Ｈ
Ｄ信号と略す。）ＡＮＤゲート４１へは直接に入力され
、ＡＮＤゲート４２へはインバータ３を介して入力され
ている。
、（高速シークか低速シークかを指示する信号で以下Ｈ
Ｄ信号と略す。）ＡＮＤゲート４１へは直接に入力され
、ＡＮＤゲート４２へはインバータ３を介して入力され
ている。
さらにＡＮＤゲート４１と４２へ排他的論理和ゲート２
の出力が入力されている。
の出力が入力されている。
第１ステップ目を識別する“ＬＯＷ”レベルの信号と低
密度記憶を指示する（低速レークの）“ＬＯＷ”レベル
のＨＤ信号とがＡＮＤゲート４１と４２に入力されると
、ＡＮＤゲート４１は“ＬＯＷｎレベル、Ａ Ｎ Ｄ
ケ−ト４２ ハ”ＨＩＧＨ”レベルの信号を出力する。
密度記憶を指示する（低速レークの）“ＬＯＷ”レベル
のＨＤ信号とがＡＮＤゲート４１と４２に入力されると
、ＡＮＤゲート４１は“ＬＯＷｎレベル、Ａ Ｎ Ｄ
ケ−ト４２ ハ”ＨＩＧＨ”レベルの信号を出力する。
ＨＤ信号を高密度記憶に（高速シークに）切替′えると
、第１ステップ目を識別するでは“ＬＯＷ″レベルの信
号と“ＨＩＧＨ”レベルのＨＤ信号とがＡＮＤゲート４
１と４２に入力され、ＡＮＤゲート４１は“ＨＩＧＨ”
レベルの信号を出力し、ＡＮＤゲート４２は“ＬＯＷ”
レベルの信号を出力する。
、第１ステップ目を識別するでは“ＬＯＷ″レベルの信
号と“ＨＩＧＨ”レベルのＨＤ信号とがＡＮＤゲート４
１と４２に入力され、ＡＮＤゲート４１は“ＨＩＧＨ”
レベルの信号を出力し、ＡＮＤゲート４２は“ＬＯＷ”
レベルの信号を出力する。
第２ステップ目を識別する“ＨＩＧＨ”レベルの信号が
ＡＮＤゲート４１と４２に入力されると個入力に関係な
くＡＮＤゲート４１と４２は“）（ＩＧＨ”レベルの信
号を出力する。
ＡＮＤゲート４１と４２に入力されると個入力に関係な
くＡＮＤゲート４１と４２は“）（ＩＧＨ”レベルの信
号を出力する。
５乃至７は２つのパワートランジスタと抵抗よりなるス
イッチ回路でいずれも“ＬＯＷ”レベル信号が入力され
るとスイッチが閉じられる。
イッチ回路でいずれも“ＬＯＷ”レベル信号が入力され
るとスイッチが閉じられる。
ＡＮＤゲート４２から出力される“ＬＯＷ”レベルの信
号（高密度記憶指示、第１ステップ目）がスイッチ回路
５へ入力されるとスイッチを閉じて高い電源電圧ＶＣＣ
を直接電源端子１１ｉＩｃ印加する。
パＡＮＤゲート４１から出力
される“ＬＯ悼”レベルの信号（低密度記憶指示、第１
ステップ目）がスイッチ回路６へ入力されるとスイッチ
を閉じて抵抗６１を介して電源電圧ＶＣＣを電源端子１
１に印加する。
号（高密度記憶指示、第１ステップ目）がスイッチ回路
５へ入力されるとスイッチを閉じて高い電源電圧ＶＣＣ
を直接電源端子１１ｉＩｃ印加する。
パＡＮＤゲート４１から出力
される“ＬＯ悼”レベルの信号（低密度記憶指示、第１
ステップ目）がスイッチ回路６へ入力されるとスイッチ
を閉じて抵抗６１を介して電源電圧ＶＣＣを電源端子１
１に印加する。
電源端子１１には抵抗６１によって生じた電圧降下分を
電源電圧ＶＣＣから減じたやや低い電圧が第１ステップ
目忙印加される。
電源電圧ＶＣＣから減じたやや低い電圧が第１ステップ
目忙印加される。
ＡＮＤゲート４１と４２の出力が“ＨＩＧＨ”レベルで
あれば（第２ステップ目）スイッチ回路５と６いずれも
スイッチが開き、スイッチ回路５と６からの電圧は印加
されない。
あれば（第２ステップ目）スイッチ回路５と６いずれも
スイッチが開き、スイッチ回路５と６からの電圧は印加
されない。
一方シーク期間信号はＳＴＭをシーク及びホールドする
期間に公知のコントロール回路（図示せず）が出力する
“ＬＯＷ”レベルの出力信号である。この“ＬＯＷ”レ
ベルの出力はスイッチ回路７に入力し、そのスイッチを
閉じ、電源電圧ＶＣＣから抵抗７１の電圧降下分を減じ
た低い電圧を電源端子１１に印加する。
期間に公知のコントロール回路（図示せず）が出力する
“ＬＯＷ”レベルの出力信号である。この“ＬＯＷ”レ
ベルの出力はスイッチ回路７に入力し、そのスイッチを
閉じ、電源電圧ＶＣＣから抵抗７１の電圧降下分を減じ
た低い電圧を電源端子１１に印加する。
シーク期間中は第１ステップ目、第２ステップ目の両ス
テップを含むので、第２ステップ目ではスイッチ回路５
と６が開き、スイッチ回路７を介した電圧のみが印加さ
れることになる。
テップを含むので、第２ステップ目ではスイッチ回路５
と６が開き、スイッチ回路７を介した電圧のみが印加さ
れることになる。
−力筒１ステップ目では高密度記憶指示ではスイッチ回
路５が閉じ、低密度記憶指示ではスイッチ回路６が閉じ
るので、電源端子１１に印加される厳密な電圧は、高い
電源電圧ＶＣＣに対して、高密度記憶指示ではスイッチ
回路５と７の並列回路を介した電圧となり、低密度記憶
指示ではスイッチ回路６と７の並列回路を介した電圧と
なる。
路５が閉じ、低密度記憶指示ではスイッチ回路６が閉じ
るので、電源端子１１に印加される厳密な電圧は、高い
電源電圧ＶＣＣに対して、高密度記憶指示ではスイッチ
回路５と７の並列回路を介した電圧となり、低密度記憶
指示ではスイッチ回路６と７の並列回路を介した電圧と
なる。
第４図ａ及びｂは前記スイッチ回路の切替えによって変
化するＳＴＭに流れる励磁電流の波形を示すタイムチャ
ートである。
化するＳＴＭに流れる励磁電流の波形を示すタイムチャ
ートである。
同図において、第４図ａは高密度記憶指示（高速シーク
時）の場合の波形を示しており、第１ステップ目に高い
電源電圧ＶＣＣが直接印加され、第２ステップ目に低い
電圧が印加されて（−ることを示している。
時）の場合の波形を示しており、第１ステップ目に高い
電源電圧ＶＣＣが直接印加され、第２ステップ目に低い
電圧が印加されて（−ることを示している。
第４図すは低密度記憶指示（低速シーク時）の場合の波
形を示しており、第１ステップ目に電源電圧Ｖｃｃに対
し抵抗６１及び７１の並列による合成抵抗を介した電圧
、すなわち電源電圧ＶＣＣよりや〜低い電圧が印加され
、第２ステップ目には第４図ａに示される様に同じ低い
電圧が印加されていることを示している。
形を示しており、第１ステップ目に電源電圧Ｖｃｃに対
し抵抗６１及び７１の並列による合成抵抗を介した電圧
、すなわち電源電圧ＶＣＣよりや〜低い電圧が印加され
、第２ステップ目には第４図ａに示される様に同じ低い
電圧が印加されていることを示している。
同様の考え方に基づく別の実施例を第３図に基づき詳述
する。
する。
第３図は第１図に示される回路構成から、ＡＮＤゲート
４１とスイッチ回路６を削除したＳＴＭ駆動回路図であ
る。同図において各構成要素は第１図に示きれる要素と
同一物なることで各要素の説明は省略する。
４１とスイッチ回路６を削除したＳＴＭ駆動回路図であ
る。同図において各構成要素は第１図に示きれる要素と
同一物なることで各要素の説明は省略する。
高密度記憶を指示するＨＤ信号が“ＨＩＧＨ”レベルで
入力するとインバータ３を介した信号と、２相の排他的
論理和ゲート２の出力の第１ステップ目を識別する“Ｌ
ＯＷ”レベルの信号とがＡＮＤグー）４２に入力して、
第１ステップ目毎にスイッチ回路５を閉じ、高い電源電
圧ＶｃｃをモータードライバーＩＣ１に入力する。
入力するとインバータ３を介した信号と、２相の排他的
論理和ゲート２の出力の第１ステップ目を識別する“Ｌ
ＯＷ”レベルの信号とがＡＮＤグー）４２に入力して、
第１ステップ目毎にスイッチ回路５を閉じ、高い電源電
圧ＶｃｃをモータードライバーＩＣ１に入力する。
第２ステップ目はスイッチ回路７を介してや工低い電圧
がモータードライバーＩＣ１に入力する。
がモータードライバーＩＣ１に入力する。
したがって、ＳＴＭに流れる励磁電流の波形は第１図ａ
Ｋ示される波形と同じ波形を示す。
Ｋ示される波形と同じ波形を示す。
一方、低密度記憶を指示するＨＤ信号が“ＬＯＷ”レベ
ルで入力されると、スイッチ回路５は開き、シーク期間
中の“ＬＯＷ”レベルの信号によってスイッチ回路７が
閉じ、第１ステップ目、第２ステップ目のいずれのステ
ップ中に、電源電圧Ｖｃｃより抵抗７１の電圧降下分を
減じた電圧がモータードライバーＩ（ｌに入力する。
ルで入力されると、スイッチ回路５は開き、シーク期間
中の“ＬＯＷ”レベルの信号によってスイッチ回路７が
閉じ、第１ステップ目、第２ステップ目のいずれのステ
ップ中に、電源電圧Ｖｃｃより抵抗７１の電圧降下分を
減じた電圧がモータードライバーＩ（ｌに入力する。
したがって、ＳＴＭＫ流れる励磁電流の波形は第４図ｃ
Ｋ示される様に、第１ステップ目、第２ステップ目共に
同じ低い電圧によって流れる波形を示す。
Ｋ示される様に、第１ステップ目、第２ステップ目共に
同じ低い電圧によって流れる波形を示す。
以上の説明で明かなように１本発明によれば、２ステッ
プ１トラックで駆動するＳＴＭの励磁信号の第１ステッ
プ目、第２ステップ目を識別するととＫよってフロッピ
ーディスクドライブを高密度記憶に使用する場合には、
第１ステップ目に所要の高電圧で第２ステップ目に所要
の低電圧でＳＴＭを駆動し、低密度記憶に使用する場合
には、第１ステップ目に高密度記憶時の第１ステップよ
りや工低い電圧で、第２ステップ目は同じ低い電圧でＳ
ＴＭを駆動することが可能となり、消費電力を節約しシ
ーク時の騒音を低く抑えた好適なフロッピーディスクド
ライブを提供することが可能となった。
プ１トラックで駆動するＳＴＭの励磁信号の第１ステッ
プ目、第２ステップ目を識別するととＫよってフロッピ
ーディスクドライブを高密度記憶に使用する場合には、
第１ステップ目に所要の高電圧で第２ステップ目に所要
の低電圧でＳＴＭを駆動し、低密度記憶に使用する場合
には、第１ステップ目に高密度記憶時の第１ステップよ
りや工低い電圧で、第２ステップ目は同じ低い電圧でＳ
ＴＭを駆動することが可能となり、消費電力を節約しシ
ーク時の騒音を低く抑えた好適なフロッピーディスクド
ライブを提供することが可能となった。
第１図は本発明の１実施例を示すＳＴＭ駆動の回路図、
第２図は本発明に係わる、外部システムのステップ信号
と２相の励磁信号と励磁信号の第１ステップ、第２ステ
ップを識別する信号との関係を示すタイムチャートであ
り、第３図は本発明の別の実施例の回路図、第４図は本
発明のＳＴＭに流れる励磁電流の波形を示すタイムチャ
ートである。 １・・・・・・モータードライバーＩＣ。 １１・・・・・・電源端子、 １２・・・・・・駆動トランジスタ、 ２・・・・・・排他的論理和ゲート、 ３・・・・・・インバータ、 ４１．４２・・・・・・ＡＮＤゲート、５．６．７・・
・・・・スイッチ回路、６１．７１・・・・・・抵抗、 ８・・・・・・ステッピングモーター。 第２図
第２図は本発明に係わる、外部システムのステップ信号
と２相の励磁信号と励磁信号の第１ステップ、第２ステ
ップを識別する信号との関係を示すタイムチャートであ
り、第３図は本発明の別の実施例の回路図、第４図は本
発明のＳＴＭに流れる励磁電流の波形を示すタイムチャ
ートである。 １・・・・・・モータードライバーＩＣ。 １１・・・・・・電源端子、 １２・・・・・・駆動トランジスタ、 ２・・・・・・排他的論理和ゲート、 ３・・・・・・インバータ、 ４１．４２・・・・・・ＡＮＤゲート、５．６．７・・
・・・・スイッチ回路、６１．７１・・・・・・抵抗、 ８・・・・・・ステッピングモーター。 第２図
Claims (1)
- ２相励磁電流で駆動し、２相の励磁信号の２ステップに
対して１トラックをシークするフロッピーディスクドラ
イブのステッピングモーター駆動回路において、メディ
アが高密度記憶用であるか低密度記憶用かを指示する信
号と前記２相の励磁信号の排他的論理和による信号とに
よってスイッチ回路を選択する回路と、高速シーク時の
前記２相励磁電流の第１ステップにはステッピングモー
ターへの印加電圧を所要電圧に、第２ステップには前記
印加電圧を前記印加電圧より低い電圧に切替えるスイッ
チ回路と、低速シーク時の前記２相励磁電流の第１ステ
ップ及び第２ステップに前記印加電圧を前記所要電圧よ
り低い電圧に切替えるスイッチ回路とよりなることを特
徴とするフロッピーディスクドライブのステッピングモ
ーター駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32282587A JPH01165076A (ja) | 1987-12-22 | 1987-12-22 | フロッピーディスクドライブのステッピングモーター駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32282587A JPH01165076A (ja) | 1987-12-22 | 1987-12-22 | フロッピーディスクドライブのステッピングモーター駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165076A true JPH01165076A (ja) | 1989-06-29 |
Family
ID=18148028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32282587A Pending JPH01165076A (ja) | 1987-12-22 | 1987-12-22 | フロッピーディスクドライブのステッピングモーター駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165076A (ja) |
-
1987
- 1987-12-22 JP JP32282587A patent/JPH01165076A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1774518B1 (en) | Efficient transition from class d to linear operation in dual-mode voice coil motor controllers | |
| US5986426A (en) | Adaptive pulse width modulated motor control | |
| JP2000510677A (ja) | ディスクドライブボイスコイルアクチュエータのためのｐｗｍ／線形ドライバ | |
| US7012391B2 (en) | Motor acceleration using continuous sequence of current limit values | |
| JP4265877B2 (ja) | 磁気ディスク記憶装置 | |
| KR0162607B1 (ko) | 보이스코일모터 구동 제어회로 | |
| KR100280581B1 (ko) | 가변 스핀들 회전 속도를 가지는 직접 액세스 기억 장치（dasd） | |
| JPH06165576A (ja) | ブラシレスモータの駆動回路 | |
| JP3199722B2 (ja) | ブリッジ型駆動回路およびそれを用いた磁気ディスク装置 | |
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPH01165076A (ja) | フロッピーディスクドライブのステッピングモーター駆動回路 | |
| US6275092B1 (en) | Active damping circuit | |
| JP2003317204A (ja) | 書込みドライバ性能増強方法及びそのシステム | |
| US4769724A (en) | Magnetic head drive apparatus which uses a common current source for the read/write head and the erasing head | |
| JP2688204B2 (ja) | Ｆｄｄのステップモータ駆動装置 | |
| KR920008008Y1 (ko) | 3.5인치 플로피 디스크 드라이브의 270 TPI(Track Per Inch)구동회로 | |
| JP3050944B2 (ja) | ステップモータの駆動制御装置 | |
| JP2909246B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH07101997B2 (ja) | モータ駆動回路 | |
| KR910005678Y1 (ko) | 플로피 디스크 드라이브의 스텝모터 제어회로 | |
| KR910005679Y1 (ko) | 플로피 디스크 드라이브의 스텝모터 전류 제어회로 | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JP2002183902A (ja) | 動的結合を用いる書き込みヘッド電流減衰 | |
| JP4642191B2 (ja) | モータドライバ | |
| JPS62129908A (ja) | フロツピ−デイスク装置の駆動制御回路 |