JP2002183902A - 動的結合を用いる書き込みヘッド電流減衰 - Google Patents

動的結合を用いる書き込みヘッド電流減衰

Info

Publication number
JP2002183902A
JP2002183902A JP2001300353A JP2001300353A JP2002183902A JP 2002183902 A JP2002183902 A JP 2002183902A JP 2001300353 A JP2001300353 A JP 2001300353A JP 2001300353 A JP2001300353 A JP 2001300353A JP 2002183902 A JP2002183902 A JP 2002183902A
Authority
JP
Japan
Prior art keywords
circuit
write
write head
period
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001300353A
Other languages
English (en)
Inventor
James Ernest Malmberg
ジェームス・アーネスト・マームバーグ
Larry Leroy Tritter
ラリィ・レロイ・トリッター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002183902A publication Critical patent/JP2002183902A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】 【課題】定常状態（データ書き込み）期間中に書き込み
ヘッドに負荷を加えることなく、書き込みヘッドに供給
されるデータ書き込み信号の過渡応答期間中のオーバシ
ュートを制限または解消する。 【解決手段】回路は、書き込み信号の過渡期間中に書き
込みヘッドに結合されて、書き込みヘッド・ケーブルに
よって発生するオーバシュートを実質的に減少または解
消する、動的に結合される減衰回路を含む。定常状態ま
たはデータ書き込み期間中、減衰回路は書き込みヘッド
から減結合されて、書き込みヘッドの不必要な負荷を防
ぐ。好ましい実施態様で、減衰回路は、コンデンサと直
列に設けられた抵抗器を含み、減衰回路は、書き込みヘ
ッドに並列に結合されている。抵抗器は、書き込みヘッ
ドに供給される書き込み信号のオーバシュートを実質的
に減少させ、コンデンサは、定常状態またはデータ書き
込み期間中に抵抗器を書き込みヘッドから減結合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、動的結合を用いる
書き込みヘッド電流減衰回路に関する。より具体的に
は、本発明は、書き込み駆動回路中の高周波数リンギン
グを最小限にし、それにより、書き込みヘッドへの最大
書き込み電流駆動を維持しながら過渡応答期間中の電流
オーバシュートを最小限にする書き込みヘッド電流減衰
回路に関する。
【０００２】
【従来の技術】一般に、データをテープに書き込むため
には、テープ製品用の書き込み駆動回路が使用される。
図１は、従来の書き込みヘッド／ケーブル回路１００の
回路図である。書き込みヘッド／ケーブル負荷１０は、
誘導性／容量性（リアクタンス）負荷および抵抗負荷か
らなる。データをテープに書き込むには、書き込みヘッ
ドを交互の極性のＤＣ電流Ｉsで駆動する。負荷電流Ｉs
の極性を逆にすることにより、テープ上の磁区をセット
し、それによってデータをテープに書き込む。図１の例
では、データ信号Ｄおよびその補数Ｄ＿が、それぞれイ
ンバータ２およびインバータ４への入力である。インバ
ータ２およびインバータ４それぞれは、電源６から書き
込み電圧Ｖsを受け、Ｄが高であるか低であるかに依存
して、０ボルトまたはＶsボルトを交互に出力する。抵
抗器Ｒsが、ヘッド／ケーブル１０に負荷を加えて電流
Ｉsをヘッドに供給する。
【０００３】図２は、書き込み駆動装置６および書き込
みヘッド／ケーブル１２を含む、駆動装置６が電源であ
り、負荷１０が書き込みヘッドおよびケーブルからなる
図１の書き込み駆動回路１００の等価回路である。電源
電圧Ｖsは、書き込み駆動装置６の出力電圧であり、Ｖ
o(s)は、負荷１０にかかる電圧である。Ｚsは、書き込
み駆動装置６の出力インピーダンスである。一般論とし
て、ケーブルは、書き込み駆動装置６を書き込みヘッド
に結合してパワーをＶsから書き込みヘッドに供給する
働きをする。Ｃcはケーブルの静電容量を表し、Ｒhおよ
びＬhは、ヘッドの、それぞれ抵抗およびインダクタン
ス、すなわちリアクタンスを表す。説明しやすくするた
め、電源インピーダンスＺsが抵抗器Ｒsである場合、図
２の書き込み駆動回路の回路分析は、Ｖo(s)に関して以
下の式（式１）を与える。
【０００４】
【数１】
【０００５】右辺の分母は、一次項の係数［ＲsＲhＣc
／（Ｒs＋Ｒh）Ｌh／（Ｒs＋Ｒh）］に比例する減衰係
数があるところの二次系を表す。本来、結合ケーブルの
リアクタンスは、過渡応答中に高周波数リンギングを導
入し、それにより、負荷電流の過渡応答中にオーバシュ
ートを発生させる。これを、図５の波形２０の電流オー
バシュート２０ａおよび２０ｂによって示す。波形２０
は、ヘッドへの交互の書き込み駆動信号を表し、一般
に、過渡期間および定常状態期間を含み、データはこの
定常状態期間中に書き込まれる。波形２０で見られるよ
うに、前述の減衰係数は、オーバシュートを最小限にす
ることにほとんど関与しない。
【０００６】テープ速度の増大に応答してより速い電流
立ち上がり時間および／またはより高速のデータ書き込
み能力を要するアプリケーションにおいて、当該技術に
おける一つの解決方法は、ケーブルのインダクタンスを
減らすことであった。しかし、インダクタンスの低下
は、減衰係数の低下、ひいてはオーバシュートの増大を
招く。
【０００７】書き込み回路におけるオーバシュートを最
小限にするための種々の電流減衰回路が公知である。一
つのそのような技術を図３の等価書き込み駆動回路によ
って示す。この手法では、減衰抵抗器ＲDが書き込みヘ
ッドと並列に配置されている。結果として上記式１にお
いて電源抵抗Ｒsおよび電源電圧Ｖsを次のように修正す
ることになる。ＲsをＲs（ＲD／（ＲD＋Ｒs））によっ
て置き換え、ＶsをＶs（ＲD／（ＲD＋Ｒs））によって
置き換える。
【０００８】ＲDの導入によってＲsおよびＶsがいずれ
も減少することがわかる。減少したＲsは、減衰係数
［ＲsＲhＣc／（Ｒs＋Ｒh）＋Ｌh／（Ｒs＋Ｒh）］の項
Ｌh／（Ｒs＋Ｒh）を増大させる。Ｒhよりも有意に大き
いＲsが分子および分母の両方に存在するため、ＲDが項
ＲsＲhＣc／（Ｒs＋Ｒh）に有意に影響しないことがわ
かる。減衰係数のこの増大はオーバシュートを効果的に
減らすが、減衰抵抗器はまた、駆動回路に負荷を加え、
それが上記式１のＶsを減らし、それにより、書き込み
ヘッドに利用可能な電流を減らす。これを、図５の波形
２４のＤＣ駆動の減少によって示す。この結果に対する
一つの解決方法は、書き込み駆動装置の駆動能力を増大
させて、減衰抵抗器の追加負荷を扱わせることであっ
た。この解決方法は、常に当てはまるとはいえない、書
き込み駆動装置の駆動能力を増大することが実行可能で
あることを要する。さらには、駆動装置によって供給さ
れる過剰なパワーは、書き込みヘッドのために利用され
ず、熱として放散する。
【０００９】上記論述から明らかであるように、これら
技術は、書き込み駆動回路に対する不必要な負荷を防ぎ
ながら書き込み信号のオーバシュート特性を最小限にす
ることを達成できていない。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
目的は、定常状態（データ書き込み）期間中に書き込み
ヘッドに負荷を加えることなく、書き込みヘッドに供給
されるデータ書き込み信号の過渡応答期間中のオーバシ
ュートを制限または解消することにより、従来技術の前
記欠点を解消する点にある。
【００１１】
【課題を解決するための手段】一つの実施態様では、本
発明は、書き込みヘッド電流減衰回路を提供する。回路
は、書き込みヘッドに結合された書き込みヘッド・ケー
ブルを含み、この書き込みヘッドおよびケーブルが書き
込み信号を受ける。回路はまた、減衰素子を含む減衰回
路を含む。好ましくは、減衰回路は、書き込み信号の過
渡期間中に減衰素子を書き込みヘッドに結合するように
適合され、また、書き込み信号の定常状態期間中に減衰
素子を書き込みヘッドから減結合するように適合されて
いる。
【００１２】もう一つの実施態様では、本発明は、リア
クタンス負荷を画定する書き込みヘッドと、書き込みヘ
ッドに結合され、インピーダンス負荷を画定する書き込
みヘッド・ケーブルと、書き込みヘッドに結合され、書
き込みヘッドおよびケーブルの過渡応答期間中に書き込
み信号への減衰負荷を画定し、さらに、書き込みヘッド
およびケーブルの定常状態期間中に開回路を画定する減
衰回路とを含む、書き込みヘッド電流減衰回路を提供す
る。
【００１３】方法形態で、本発明は、書き込みヘッドの
過渡応答を減衰する方法であって、書き込み信号を書き
込みヘッドに供給するステップと、書き込み信号の過渡
期間中に減衰素子を書き込みヘッドに結合するステップ
と、書き込み信号の定常状態期間中に減衰素子を書き込
みヘッドから減結合するステップとを含む方法を提供す
る。
【００１４】好ましい実施態様および使用方法を参照し
ながら以下の詳細な説明を進めるが、本発明がこれらの
好ましい実施態様および使用方法に限定されることを意
図しないことが当業者によって理解されよう。本発明
は、請求の範囲に記載するようにのみ限定されることを
意図する。
【００１５】以下の詳細な説明が進むにつれ、同様な符
号が同種の部品を示す図面を参照することにより、本発
明の他の特徴および利点が明らかに理解されよう。
【００１６】
【発明の実施の形態】図４は、本発明の過渡応答電流減
衰回路１２を備えた書き込み駆動ヘッドおよびケーブル
の等価回路図３００である。過渡応答電流減衰回路１２
は、本質的に、抵抗負荷ＲDと直列に設けられた容量性
負荷ＣDを含む。この負荷は、図示する書き込みヘッド
／ケーブルの等価回路１０と並列に配置されている。Ｒ
Dは、もっとも好ましくは、過渡応答期間中の書き込み
信号Ｖsの過渡応答オーバシュートを最小限にするか、
解消するように選択される。ＣDは、定常状態（または
データ書き込み）期間中にＲDを減結合し、それによ
り、データ書き込み期間中に書き込み駆動回路１０に対
する不必要な負荷を防ぐ。
【００１７】電源電圧が低からＶsに切り換わると、電
流Ｉcが減衰コンデンサＣDを流れて同コンデンサに充電
し、減衰抵抗器ＲDを流れ、それにより、図３を参照し
て上述したようにオーバシュートを減衰する。当業者に
は明らかであるように、ＣDを通過する電流は、Ｉc＝Ｃ
D（ｄＶc／ｄｔ）によって特性決定される。減衰コンデ
ンサにかかるＶcが増大すると、ｄＶ／ｄｔ＞０であ
り、それにより、電流ＩcをコンデンサＣDおよび減衰抵
抗器ＲDに流すことができる。ＶcがＤＣ電源電圧によっ
て決定される定常状態電圧Ｖsに達すると、ｄＶ／ｄｔ
は０になる。さらに、Ｉc＝ＣD（ｄＶc／ｄｔ）＝０で
あり、電流は減衰回路１２の中を流れず、ＲDの減衰効
果を回路から除く。したがって、定常状態では、図４の
回路は図２の回路に似ている。
【００１８】同様に、過渡期間後に減衰抵抗ＲDが除か
れるため、定常状態の間には最大ＤＣ駆動電流が書き込
みヘッド１０に供給される。また、電源電圧がＶsから
低に切り換わると、Ｖcが減少し、ｄＶc／ｄｔを増大さ
せ、それにより、電流Ｉcを増大させ、オーバシュート
を減衰抵抗器ＲDで減衰する。ＶcがＤＣ低に達すると、
回路は定常状態に戻り、減衰回路１１を開にし、最大電
流を書き込みヘッド１０の駆動のために送る。有利に
は、定常状態応答の間、減衰コンデンサＣDは、電圧源
として作用し、それにより、ＲDに比例するさらなる書
き込み駆動電流を供給する。
【００１９】図５は、図２、３および４の回路の回路シ
ミュレーションのグラフである。信号２０、２２および
２４が、データ書き込み信号の、それぞれ図２、３およ
び４の回路の応答（Ｖos）を表す。信号は、過渡応答期
間２６および定常状態またはデータ書き込み期間２８を
含む。図示するように、負荷１０がいずれかの極性の一
定ＤＣで作動する場合、定常状態にある。信号２０（図
２）は、過渡応答期間中に最大オーバシュート２０ａを
有する減衰不十分な応答を示す。信号２２（図３）は、
減衰されたオーバシュートを示すが、定常状態中の書き
込み電流が減少している。本発明の回路の応答（図５）
における信号２４は、信号２０に比較してオーバシュー
トが実質的に解消されていることを示す。また、定常状
態値は、信号２０の定常状態値にほぼ等しく、すなわち
定常状態中に負荷を受けていない。
【００２０】したがって、本発明が書き込みヘッド駆動
回路の前記欠点を解消することが明らかにわかる。重要
なことに、データ書き込み信号のオーバシュート部が減
衰回路１２によって減少するため、より高速の切り換え
速度およびより高速のデータ書き込み能力が達成され
る。当業者は、本発明に多数の変更を加えることができ
ることを理解するであろう。たとえば、容量性負荷ＣD
は、直列または並列に設けられた２個以上の容量素子か
らなることもできる。同様に、抵抗負荷ＲDは、１個以
上の抵抗素子および／または無効素子を含むことができ
る。
【００２１】さらなる変形を加えることもできる。たと
えば、図示しないが、減衰抵抗ＣDを、過渡期間中には
オン（たとえば導通）に切り換わり、定常状態期間中に
はオフ（たとえば非導通）に切り換わるように制御され
る制御可能なスイッチで置き換えてもよい。また、本発
明の減衰回路１２を、より複雑な受動ネットワーク、す
なわち非線形部品を含むネットワークによって置き換え
てもよいことが理解されるべきである。これらおよび他
の変形は、請求の範囲によってのみ限定される本発明の
本質および範囲に入る。
【００２２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）書き込みヘッドと、前記書き込みヘッドに結合さ
れ書き込み電流を受けとる書き込みヘッド・ケーブル
と、前記書き込み信号の過渡期間中に減衰素子を前記書
き込みヘッドに結合するように適合され、前記書き込み
信号の定常状態期間中に前記減衰素子を前記書き込みヘ
ッドから減結合するように適合されている減衰回路とを
有する書き込みヘッド電流減衰回路。 （２）前記減衰回路が、直列に設けられた少なくとも１
個の抵抗器および少なくとも１個のコンデンサを含む、
上記（１）記載の回路。 （３）前記コンデンサが、前記過渡期間中に前記抵抗器
を前記書き込みヘッドに結合し、前記定常状態期間中に
前記抵抗器を減結合する、上記（２）記載の回路。 （４）前記書き込み信号を前記ケーブルおよび前記書き
込みヘッドに供給する書き込み駆動回路をさらに含む、
上記（１）記載の回路。 （５）前記減衰回路が、前記減衰素子に結合されたスイ
ッチを含む、上記（１）記載の回路。 （６）前記スイッチが、前記過渡期間中に前記減衰素子
を前記書き込みヘッドに結合し、前記定常状態期間中に
前記減衰素子を前記書き込みヘッドから減結合するよう
に制御される、上記（５）記載の回路。 （７）前記ケーブルおよび前記書き込みヘッドの等価回
路が、リアクタンス負荷に結合された誘導負荷を含む、
上記（１）記載の回路。 （８）前記書き込み信号が交互の極性のＤＣ信号を含
み、前記交互の極性間の遷移が前記過渡期間を決定す
る、上記（１）記載の回路。 （９）前記減衰素子が前記過渡期間中の前記書き込み信
号のオーバシュート値を減少させる、上記（１）記載の
回路。 （１０）前記定常状態期間が前記書き込み信号のデータ
書き込み期間を決定する、上記（１）記載の回路。 （１１）リアクタンス負荷を画定する書き込みヘッド
と、前記書き込みヘッドに結合され、インピーダンス負
荷を画定する書き込みヘッド・ケーブルと、前記書き込
みヘッドに結合され、前記書き込みヘッドおよび前記ケ
ーブルの過渡応答期間中に書き込み信号への減衰負荷を
画定し、さらに、前記書き込みヘッドおよび前記ケーブ
ルの定常状態期間中に開回路を画定する減衰回路とを含
む、書き込みヘッド電流減衰回路。 （１２）書き込みヘッドの過渡応答を減衰する方法であ
って、書き込み信号を書き込みヘッドに供給するステッ
プと、前記書き込み信号の過渡期間中に減衰素子を前記
書き込みヘッドに結合するステップと、前記書き込み信
号の定常状態期間中に前記減衰素子を前記書き込みヘッ
ドから減結合するステップとを含む方法。 （１３）前記減衰負荷が、直列に設けられた少なくとも
１個の抵抗器および少なくとも１個のコンデンサを含
む、上記（１１）記載の回路。 （１４）前記コンデンサが、前記過渡期間中に前記抵抗
器を前記書き込みヘッドに結合し、前記定常状態期間中
に前記抵抗器を減結合する、上記（１３）記載の回路。 （１５）前記書き込み信号を前記ケーブルおよび前記書
き込みヘッドに供給する書き込み駆動回路をさらに含
む、上記（１１）記載の回路。 （１６）前記減衰負荷が、前記減衰素子に結合されたス
イッチを含む、上記（１１）記載の回路。 （１７）前記スイッチが、前記過渡期間中に前記減衰負
荷を前記書き込みヘッドに結合し、前記定常状態期間中
に前記減衰負荷を前記書き込みヘッドから減結合するよ
うに制御される、上記（１６）記載の回路。 （１８）前記ケーブルおよび前記書き込みヘッドの等価
回路が、リアクタンス負荷に結合された誘導負荷を含
む、上記（１１）記載の回路。 （１９）前記書き込み信号が交互の極性のＤＣ信号を含
み、前記交互の極性間の遷移が前記過渡期間を決定す
る、上記（１１）記載の回路。 （２０）前記減衰素子が前記過渡期間中の前記書き込み
信号のオーバシュート値を実質的に解消する、上記（１
１）記載の回路。 （２１）前記定常状態期間が前記書き込み信号のデータ
書き込み期間を決定する、上記（１１）記載の回路。
【図面の簡単な説明】
【図１】書き込みヘッド／ケーブル回路の回路図であ
る。
【図２】従来技術の書き込み駆動ヘッドおよびケーブル
の等価回路である。
【図３】従来技術の書き込み駆動ヘッドおよびケーブル
のもう一つの等価回路である。
【図４】本発明の過渡応答電流減衰回路を備えた書き込
み駆動ヘッドおよびケーブルの等価回路図である。
【図５】図２、３および４の等価回路のシミュレーショ
ンのグラフである。
【符号の説明】
６ 電源 １０ 書き込みヘッド １２ 過渡応答電流減衰回路
フロントページの続き (72)発明者 ラリィ・レロイ・トリッター アメリカ合衆国85730、アリゾナ州タクソ ン、 イースト、 フォーティセカンド・ ストリート 9258 Ｆターム(参考） 5D031 AA01 CC06 HH11 HH20

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】書き込みヘッドと、前記書き込みヘッドに
    結合され書き込み電流を受けとる書き込みヘッド・ケー
    ブルと、 前記書き込み信号の過渡期間中に減衰素子を前記書き込
    みヘッドに結合するように適合され、前記書き込み信号
    の定常状態期間中に前記減衰素子を前記書き込みヘッド
    から減結合するように適合されている減衰回路とを有す
    る書き込みヘッド電流減衰回路。
  2. 【請求項２】前記減衰回路が、直列に設けられた少なく
    とも１個の抵抗器および少なくとも１個のコンデンサを
    含む、請求項１記載の回路。
  3. 【請求項３】前記コンデンサが、前記過渡期間中に前記
    抵抗器を前記書き込みヘッドに結合し、前記定常状態期
    間中に前記抵抗器を減結合する、請求項２記載の回路。
  4. 【請求項４】前記書き込み信号を前記ケーブルおよび前
    記書き込みヘッドに供給する書き込み駆動回路をさらに
    含む、請求項１記載の回路。
  5. 【請求項５】前記減衰回路が、前記減衰素子に結合され
    たスイッチを含む、請求項１記載の回路。
  6. 【請求項６】前記スイッチが、前記過渡期間中に前記減
    衰素子を前記書き込みヘッドに結合し、前記定常状態期
    間中に前記減衰素子を前記書き込みヘッドから減結合す
    るように制御される、請求項５記載の回路。
  7. 【請求項７】前記ケーブルおよび前記書き込みヘッドの
    等価回路が、リアクタンス負荷に結合された誘導負荷を
    含む、請求項１記載の回路。
  8. 【請求項８】前記書き込み信号が交互の極性のＤＣ信号
    を含み、前記交互の極性間の遷移が前記過渡期間を決定
    する、請求項１記載の回路。
  9. 【請求項９】前記減衰素子が前記過渡期間中の前記書き
    込み信号のオーバシュート値を減少させる、請求項１記
    載の回路。
  10. 【請求項１０】前記定常状態期間が前記書き込み信号の
    データ書き込み期間を決定する、請求項１記載の回路。
  11. 【請求項１１】リアクタンス負荷を画定する書き込みヘ
    ッドと、 前記書き込みヘッドに結合され、インピーダンス負荷を
    画定する書き込みヘッド・ケーブルと、 前記書き込みヘッドに結合され、前記書き込みヘッドお
    よび前記ケーブルの過渡応答期間中に書き込み信号への
    減衰負荷を画定し、さらに、前記書き込みヘッドおよび
    前記ケーブルの定常状態期間中に開回路を画定する減衰
    回路とを含む、書き込みヘッド電流減衰回路。
  12. 【請求項１２】書き込みヘッドの過渡応答を減衰する方
    法であって、 書き込み信号を書き込みヘッドに供給するステップと、 前記書き込み信号の過渡期間中に減衰素子を前記書き込
    みヘッドに結合するステップと、 前記書き込み信号の定常状態期間中に前記減衰素子を前
    記書き込みヘッドから減結合するステップとを含む方
    法。
  13. 【請求項１３】前記減衰負荷が、直列に設けられた少な
    くとも１個の抵抗器および少なくとも１個のコンデンサ
    を含む、請求項１１記載の回路。
  14. 【請求項１４】前記コンデンサが、前記過渡期間中に前
    記抵抗器を前記書き込みヘッドに結合し、前記定常状態
    期間中に前記抵抗器を減結合する、請求項１３記載の回
    路。
  15. 【請求項１５】前記書き込み信号を前記ケーブルおよび
    前記書き込みヘッドに供給する書き込み駆動回路をさら
    に含む、請求項１１記載の回路。
  16. 【請求項１６】前記減衰負荷が、前記減衰素子に結合さ
    れたスイッチを含む、請求項１１記載の回路。
  17. 【請求項１７】前記スイッチが、前記過渡期間中に前記
    減衰負荷を前記書き込みヘッドに結合し、前記定常状態
    期間中に前記減衰負荷を前記書き込みヘッドから減結合
    するように制御される、請求項１６記載の回路。
  18. 【請求項１８】前記ケーブルおよび前記書き込みヘッド
    の等価回路が、リアクタンス負荷に結合された誘導負荷
    を含む、請求項１１記載の回路。
  19. 【請求項１９】前記書き込み信号が交互の極性のＤＣ信
    号を含み、前記交互の極性間の遷移が前記過渡期間を決
    定する、請求項１１記載の回路。
  20. 【請求項２０】前記減衰素子が前記過渡期間中の前記書
    き込み信号のオーバシュート値を実質的に解消する、請
    求項１１記載の回路。
  21. 【請求項２１】前記定常状態期間が前記書き込み信号の
    データ書き込み期間を決定する、請求項１１記載の回
    路。
JP2001300353A 2000-10-12 2001-09-28 動的結合を用いる書き込みヘッド電流減衰 Pending JP2002183902A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/689,376 US6680809B1 (en) 2000-10-12 2000-10-12 Write head current damping with dynamic coupling
US09/689376 2000-10-12

Publications (1)

Publication Number Publication Date
JP2002183902A true JP2002183902A (ja) 2002-06-28

Family

ID=24768181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001300353A Pending JP2002183902A (ja) 2000-10-12 2001-09-28 動的結合を用いる書き込みヘッド電流減衰

Country Status (6)

Country Link
US (1) US6680809B1 (ja)
JP (1) JP2002183902A (ja)
KR (1) KR100445924B1 (ja)
CN (1) CN1262995C (ja)
SG (1) SG97206A1 (ja)
TW (1) TWI230375B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110204B2 (en) * 2004-07-22 2006-09-19 Texas Instruments Incorporated Process-insensitive write current generation for a HDD preamplifier writer equipped with parallel output resistive damping
US20070153410A1 (en) * 2005-12-30 2007-07-05 Motomu Hashizume Degaussing for write head
CN102054069B (zh) * 2009-10-30 2014-06-18 新思科技(上海)有限公司 非线性电路直流工作点的伪瞬态分析方法与装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159489A (en) 1976-09-30 1979-06-26 Honeywell Inc. Magnetic record reproducing system
US4314288A (en) 1980-08-29 1982-02-02 Ampex Corporation Amplitude and phase equalizer
KR900001594B1 (ko) 1985-04-30 1990-03-15 가부시끼가이샤 도오시바 플로피디스크장치의 독출회로
JPH0467406A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 二端子薄膜ヘッド用駆動回路
US5363249A (en) * 1992-02-20 1994-11-08 Silicon Systems, Inc. Self switching head damping
US5291385A (en) 1992-04-02 1994-03-01 Vlt Corporation Zero-current switching forward power converter operating in damped reverse boost mode
US5418707A (en) 1992-04-13 1995-05-23 The United States Of America As Represented By The United States Department Of Energy High voltage dc-dc converter with dynamic voltage regulation and decoupling during load-generated arcs
US5880626A (en) * 1996-12-02 1999-03-09 Vtc, Inc. Active damping for a disk drive write circuit
US5856740A (en) 1997-05-09 1999-01-05 Emerson Electric Co. Shunt voltage regulator with a variable load unit
US6226141B1 (en) * 1997-09-19 2001-05-01 Texas Instruments Incorporated Damp circuit for a hard disk drive write head
US6297919B1 (en) * 1997-10-24 2001-10-02 Stmicroelectronics, Inc. Write head with switchable impedance and method for operating same
US6128146A (en) * 1998-07-07 2000-10-03 Lucent Technologies Inc. Undershoot active damping circuit for write drivers
US6429987B1 (en) * 2000-04-10 2002-08-06 Marvell International, Inc. High speed inductor current driver with minimum overshoot

Also Published As

Publication number Publication date
SG97206A1 (en) 2003-07-18
TWI230375B (en) 2005-04-01
KR100445924B1 (ko) 2004-08-25
US6680809B1 (en) 2004-01-20
KR20020029301A (ko) 2002-04-18
CN1348168A (zh) 2002-05-08
CN1262995C (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
US5894238A (en) Output buffer with static and transient pull-up and pull-down drivers
KR100304025B1 (ko) 고성능 데이터 기록용 우회 기록 구동기
US20060171054A1 (en) Hi-speed preamplifier write driver for hard drive with improved symmetry
US6271978B1 (en) Power efficient overshoot control for magnetic recording write driver
KR0162607B1 (ko) 보이스코일모터 구동 제어회로
US7206155B2 (en) High-speed, low power preamplifier write driver
US6813110B2 (en) Disk drive writer with capacitive boost
JP2002183902A (ja) 動的結合を用いる書き込みヘッド電流減衰
US6166869A (en) Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like
JP2001236603A (ja) ハードディスク駆動機構
EP1014360A2 (en) Improvements in or relating to hard disk drive write heads
US20050174673A1 (en) Apparatus and method for applying write signals for driving a write head
US6184727B1 (en) Write driver circuit having enhanced switching control circuitry
EP0980065B1 (en) A system and method for a preamplifier write circuit with reduced rise/fall time
KR20010072834A (ko) 기록 드라이버 장치
US6466388B1 (en) Overshoot control for voltage source/impedanced based write coil driver
US6366520B1 (en) Method and system for controlling the slew rate of signals generated by open drain driver circuits
US6487030B2 (en) Write head with switchable impedance and method for operating same
EP0460775B1 (en) A circuit for providing a pulsed output signal from three binary input signals
JP2003234641A (ja) 集積回路
JPS62123827A (ja) 半導体集積回路における出力回路
JPH11149605A (ja) コンピュータディスクドライブ等に関連する書込ヘッドのコイルにおける迅速な磁束反転を可能とする方法及び回路
US6774676B1 (en) Dual threshold buffer with hysteresis
JPH10334405A (ja) 読取／書込ヘッドのインダクタンスのプログラミング
JPH11149604A (ja) コンピュータディスク駆動装置等に関連する書込ヘッドのコイル内の迅速な磁束反転を可能とする方法及び回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102