KR100445924B1 - 기록 헤드 전류 제동 회로 및 제동 방법 - Google Patents

기록 헤드 전류 제동 회로 및 제동 방법 Download PDF

Info

Publication number
KR100445924B1
KR100445924B1 KR10-2001-0060293A KR20010060293A KR100445924B1 KR 100445924 B1 KR100445924 B1 KR 100445924B1 KR 20010060293 A KR20010060293 A KR 20010060293A KR 100445924 B1 KR100445924 B1 KR 100445924B1
Authority
KR
South Korea
Prior art keywords
write
circuit
head
write head
signal
Prior art date
Application number
KR10-2001-0060293A
Other languages
English (en)
Other versions
KR20020029301A (ko
Inventor
맴버그제임스어니스트
트레터래리리로이
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20020029301A publication Critical patent/KR20020029301A/ko
Application granted granted Critical
Publication of KR100445924B1 publication Critical patent/KR100445924B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

본 발명에서는 향상된 과도 상태 응답 및 정상 상태 응답을 가지는 기록 헤드 회로(a write head circuit)가 제공된다. 이 회로는 기록 신호의 과도 주기 동안에 기록 헤드에 동적으로 결합되어 기록 헤드 케이블에 의해서 생성된 오버슈트(overshoot)를 실질적으로 감소시키거나 제거하는 동적 결합형 제동 회로(a dynamically coupled damping circuit)를 포함한다. 정상 상태 또는 데이터 기록 주기 동안에, 제동 회로는 기록 회로로부터 디커플링되어 기록 헤드의 불필요한 부하를 방지한다. 바람직한 실시예에서, 제동 회로는 캐패시터와 직렬로 연결된 저항을 포함하며, 제동 회로는 기록 헤드에 병렬로 결합된다. 저항은 기록 헤드에 공급되는 기록 신호의 오버슈트를 실질적으로 감소시키며, 정상 상태 또는 데이터 기록 주기 동안에는 캐패시터가 저항을 기록 헤드로부터 디커플링시킨다.

Description

기록 헤드 전류 제동 회로 및 제동 방법{WRITE HEAD CURRENT DAMPING WITH DYNAMIC COUPLING}
본 발명은 동적 결합(dynamic coupling)을 가지는 기록 헤드 전류 제동 회로(a write head current damping circuit)에 관한 것이다. 보다 구체적으로, 본 발명은 기록 구동 회로(write driver circuits)에서의 고주파수 링잉(high frequency ringing)을 최소화하여 기록 헤드(write head)로의 최대 기록 전류 구동(maximum write current drive)을 유지하면서 과도 응답 주기(a transient response period) 동안에 전류 오버슈트(current overshoot)를 최소화하는 기록 헤드 제동 회로에 관한 것이다.
통상적으로, 테이프 제품(a tape product)용 기록 구동 회로는 데이터를 테이프에 기록하는 데에 이용된다. 도 1은 통상적인 기록 헤드/케이블 회로(write head/cable circuit)(100)의 회로도이다. 기록 헤드/케이블 부하(write head/cable load)(10)는 유도성/용량성 (리액티브) 및 저항성 부하로 구성된다. 데이터를 테이프에 기록하기 위하여, 기록 헤드는 DC 전류 Is의 교번하는 극(alternating polarities)에 의해서 구동된다. 부하 전류 Is의 극을 플립핑(flipping)함으로써, 테이프상의 도메인(domains on a tape)이 세팅되며, 테이프에 데이터를 기록한다. 도 1의 예에서, 데이터 신호 D 및 이 신호의 보수(compliment)가 인버터(2) 및 인버터(4)에 각기 입력된다. 각각의 인버터(2) 및 인버터(4)는 기록 전압 Vs를 소스(6)로부터 수신하여 D가 하이(high) 상태인지 로우(low) 상태인지에 따라 0 또는 Vs볼트(volts) 중 하나를 출력한다. 저항 Rs는 헤드/케이블(head/cable)(10)에 부하를 가하여 전류 Is를 헤드에 전달한다.
도 2는 기록 구동기(write driver)(6) 및 기록 헤드/케이블(12)을 포함하는 도 1의 기록 구동 회로(100)의 등가 도면인데, 여기서 구동기(6)는 소스이며, 부하(10)는 기록 헤드 및 케이블로 구성된다. 전압원 Vs는 기록 구동기(6)의 출력 전압이며, Vo(s)는 부하(10) 양단의 전압이다. Zs는 기록 구동기(6)의 출력 임피던스(output impedance)이다. 통상적으로, 케이블은 기록 구동기(6)를 기록 헤드에 결합시켜서 전력이 Vs로부터 기록 헤드로 공급될 수 있도록 동작한다. Cc는 케이블의 캐패시턴스(capacitance)를 나타낸다. Rh및 Lh는 각기 저항 및 인덕턴스, 즉 헤드의 리액턴스(reactance)를 나타낸다. 설명을 용이하게 하기 위하여, 소스 임피던스 Zs가 저항 Rs인 도 2의 기록 구동 회로의 회로 해석은 Vo(s)에 대한 아래와 같은 수학식(수학식 1)을 야기한다.
(수학식 1)
우변의 분모(denominator)는 2차 시스템(a second order system)을 나타내는데, 여기에는 1차 부분의 계수 [RsRhRc/(Rs+Rh)+Lh/(Rs+Rh)]에 비례하는 제동 인자(damping factor)가 존재한다. 본질적으로, 결합 케이블의 리액턴스는 과도 응답(transient response) 동안에 고주파수 링잉(high frequency ringing)을 유입시키는데, 이는 부하 전류의 과도 응답에 오버슈트를 생성한다. 이것은 도 5의 파형(waveform)(20)의 전류 오버슈트(20a,20b)에 의해서 나타난다. 파형(20)은 헤드(head)로의 교번 기록 구동 신호(alternating write driving signal)를 나타내며, 이는 통상적으로 과도 주기(a transient period) 및 정상 상태 주기(a steady state period)를 포함한다. 파형(20)에 나타난 바와 같이, 앞서 언급된 제동 인자는 오버슈트를 최소화하는 데에 별로 기여하지 못한다.
테이프 속도에 있어서의 증가 및/또는 보다 빠른 데이터 기록 능력에 응답하여 보다 빠른 전류 상승 시간(current rise time)을 요구하는 애플리케이션에서, 본 기술 분야에 있어서의 한 가지 해결 방안은 케이블의 인덕턴스를 감소시키는 것이었다. 그러나, 보다 낮은 인덕턴스(a lower inductance)는 제동 인자에 있어서의 감소 및 이로 인한 오버슈트의 증가를 야기한다.
기록 회로에서의 오버슈트를 최소화하는 다양한 전류 제동 회로가 공지되어 있다. 이러한 한 가지 방법이 도 3의 등가 기록 구동 회로에 나타나 있다. 이 접근 방법에서, 제동 저항 RD는 기록 헤드에 병렬로 위치한다. 그 결과, 소스 저항(source resistance) Rs및 소스 전압 Vs의 (상기 수학식 1에 대한)변형은 Rs가 Rs(RD/(RD+Rs))로 대체되며, Vs가 Vs(RD/(RD+Rs))로 대체된다.
Rs및 Vs는 모두 RD의 도입에 의해서 감소되었음에 주의하여야 한다. 감소된 Rs는 제동 인자 [RsRhCc/(Rs+Rh)+Lh/(Rs+Rh)]의 Lh/(Rs+Rh) 부분을 증가시킨다. Rh보다 상당히 큰 Rs가 분자 및 분모 모두에 존재하기 때문에, RD는 RsRhRc/(Rs+Rh)부분에 크게 영향을 미치지 않음에 주의하여야 한다. 제동 인자에 있어서의 이러한 증가는 오버슈트를 효과적으로 감소시키지만, 제동 저항(damping resistor) 또한 구동 회로에 부하를 가하는데, 이는 상기 수학식 1에서의 Vs를 감소시켜서 기록 헤드에서의 이용가능 전류를 감소시킨다. 이것은 도 5의 파형(24)의 감소된 DC 전류 구동에 의해서 나타난다. 이러한 결과의 한 가지 해결 방안은 제동 저항의 추가 부하를 조작하도록 기록 구동기의 구동 능력(drive capability)을 증가시키는 것이었다. 이러한 해결책은 기록 구동기의 구동 능력을 증가시키는 것이 실행 가능할 것을 요구하는데, 항상 그러한 것은 아니다. 더욱이, 구동기에 의해서 공급된 과잉 전력은 기록 헤드에 이용되지 않으며, 열로서 소실된다
상기 기술된 바로부터 명백한 바와 같이, 이들 기술은 기록 구동 회로에의 불필요한 부하를 방지하면서 기록 신호의 오버슈트 특성을 최소화하는 데 성공적이지 못하였다.
따라서, 본 발명은 정상 상태(데이터 기록) 주기 동안에 기록 헤드에 부하를 가하지 않고서, 기록 헤드에 공급되는 데이터 기록 신호의 과도 응답 주기 동안에 오버슈트를 제한하거나 제거함으로써 앞서 언급된 종래 기술의 단점들을 해결한다.
한 실시예에서, 본 발명은 기록 헤드 전류 제동 회로(a write head current damping circuit)를 제공한다. 이 회로는 기록 헤드(write head)에 결합된 기록 헤드 케이블(a write head cable), 기록 헤드 및 기록 신호를 수신하는 케이블을 포함한다. 이 회로는 제동 소자(a damping element)를 포함하는 제동 회로 또한 포함한다. 바람직하게, 제동 회로는 기록 신호의 과도 주기 동안에 제동 소자를 기록 헤드에 결합하게 되며, 또한 기록 신호의 정상 상태 주기 동안에 제동 소자를 기록 헤드로부터 디커플링(decoupling)하게 된다.
다른 실시예에서, 본 발명은 기록 헤드 전류 제동 회로를 제공하는데, 이는리액티브 부하(a reactive load)를 정의하는 기록 헤드, 기록 헤드에 결합되고 임피던스 부하(an impedance load)를 정의하는 기록 헤드 케이블 및 기록 헤드에 결합되고, 기록 헤드와 케이블의 과도 응답 주기 동안에 기록 신호에의 제동 부하(a damping load)를 정의하며, 기록 헤드와 케이블의 정상 상태 주기 동안에 개방 회로를 더 정의하는 제동 회로를 포함한다.
방법 형태로, 본 발명은 기록 신호를 기록 헤드에 공급하는 단계, 기록 신호의 과도 주기 동안에 제동 소자를 기록 헤드에 결합하는 단계 및 기록 신호의 정상 상태 주기 동안에 상기 제동 소자를 상기 기록 헤드로부터 디커플링하는 단계를 포함하는 기록 헤드의 과도 응답을 제동하는 방법을 제공한다.
본 기술 분야의 당업자는, 비록 이어지는 상세한 설명이 바람직한 실시예 및이용 방법을 참조하여 기술될 것이지만, 본 발명은 이들 바람직한 실시예 및 이용 방법에 한정되도록 의도되지 않았음을 이해할 것이다. 오히려, 본 발명은 첨부된 청구항에 기술된 바에 의해서만 한정될 것이다.
본 발명의 다른 특징들 및 장점들은, 동일한 부호는 동일한 부분을 나타내는 도면을 참조한 이어지는 상세한 설명이 기술됨에 따라 명백해 질 것이다.
도 1은 기록 헤드/케이블 회로(a write head/cable circuit)의 회로도,
도 2는 종래 기술의 기록 구동기 헤드 및 케이블(write driver head and cable)의 등가 회로,
도 3은 종래 기술의 기록 구동기 헤드 및 케이블의 다른 등가 회로,
도 4는 본 발명에 따른 과도 응답 전류 제동 회로(a transient response current damping circuit)를 가지는 기록 구동기 헤드 및 케이블의 등가 회로도,
도 5는 도 2, 3 및 4의 등가 회로에 대한 시뮬레이션(simulation)의 세트.
도면의 주요 부분에 대한 부호의 설명
2, 4 : 인버터 6 : 기록 구동기
10 : 헤드/케이블 부하 12 : 기록 헤드/케이블
도 4는 본 발명에 따른 과도 응답 전류 제동 회로(a transient response current damping circuit)(12)를 가지는 기록 구동기 헤드 및 케이블(a write driver head and cable)의 등가 회로도(300)이다. 과도 응답 제동 회로(12)는 필수적으로 저항성 부하 RD에 직렬로 연결된 용량성 부하 CD를 포함한다. 이러한 부하는 도면에 도시된 바와 같이 기록 헤드/케이블(write head/cable)의 등가 회로(10)에 병렬로 연결되어 위치한다. RD는 과도 응답 주기 동안에 기록 신호 Vs의 과도 응답 오버슈트(transient response overshoot)를 최소화하거나 제거하도록 가장 바람직하게 선택된다. CD는 정상 상태(또는 데이터 기록) 주기 동안에 RD를 디커플링(decoupling)하여 데이터 기록 주기 동안에 기록 구동 회로(10)의 불필요한 부하를 방지한다.
소스 전압이 로우(low) 상태에서 Vs로 스위칭하는 경우에, 전류 Ic가 제동 캐패시터 CD를 통과하여 캐패시터를 충전하며, 제동 저항 RD를 통과하여 도 3을 참조하여 상기 기술된 바와 같이 오버슈트를 제동한다. 본 기술 분야의 당업자에게 명백한 바와 같이, CD를 흐르는 전류는 Ic= CD(dVc/dt)에 의해서 특성화된다. 제동 캐패시터 양단의 Vc가 증가하는 동안 dV/dt>0 이어서, 전류 Ic가 캐패시터 CD및 제동 저항 RD를 통하여 흐르는 것을 가능하게 한다. Vc가 DC 소스 전압 Vs에 의해서 정의되는 정상 상태 전압에 도달하는 경우에 dV/dt는 0이 된다. 또한, Ic= CD(dVc/dt) = 0이며, 제동 회로(12)에는 전류가 흐르지 않아서 RD의 제동 효과(damping effect)를 회로로부터 제거한다. 따라서, 정상 상태에서는 도 4의 회로는 도 2의 회로와 유사하게 된다.
마찬가지로, 제동 저항 RD는 과도 주기 이후에 제거되므로, 최대 DC 구동 전류가 정상 상태 동안에 기록 헤드(10)에 전달된다. 또한, 소스 전압이 Vs에서 로우(low) 상태로 스위칭하는 경우에, Vc는 감소하고 dVc/dt는 증가되며, 전류 Ic가 증가하여 제동 저항 RD를 가지고 오버슈트를 제동한다. Vc가 DC 로우 상태에 도달하는 경우에, 회로는 정상 상태로 복귀되어 제동 회로(11)를 개방시키며, 기록 헤드(10)에 최대 전류가 구동된다. 바람직하게, 정상 상태 응답 동안에, 제동 캐패시터 CD는 전압원으로 동작하여서 RD에 비례하는 추가적인 기록 구동 전류를 공급한다.
도 5는 도 2, 3 및 4의 회로 시뮬레이션의 세트를 나타낸다. 신호(20,22,24)는 도 2,3 및 4의 회로의 데이터 기록 신호의 응답(Vos)을 각기 나타낸다. 이들 신호는 과도 응답 주기(26) 및 정상 상태 또는 데이터 기록 주기(28)를 포함한다. 나타난 바와 같이, 부하(10)가 양 극중 하나의 일정한 DC 전류에서 동작하는 경우에는 정상 상태이다. (도 2의 회로의)신호(20)는 과도 응답 주기 동안에 가장 큰 오버슈트(20a)를 가지는 부족제동된 응답(underdamped response)을 도시한다. (도 3의 회로의)신호(22)는 오버슈트가 제동되기는 하였으나 정상 상태 동안에 기록 전류가 감소됨을 도시한다. (도 5의 회로의)본 발명의 회로의 응답에서의 신호(24)는 신호(20)와 비교할 때에 오버슈트가 실질적으로 제거되었음을 나타낸다. 또한, 그 정상 상태 값은 대략 신호(20), 즉 정상 상태 동안 부하가 없는 때의 정상 상태 값과 동일하다.
따라서, 본 발명이 기록 헤드 구동 회로의 앞서 언급된 단점들을 해결함은 명백하다. 중요하게도, 데이터 기록 신호의 오버슈트 부분이 제동 회로(12)에 의해서 감소되므로, 보다 빠른 스위칭 속도 및 보다 빠른 기록 능력이 획득된다. 본 기술 분야의 당업자는 본 발명에 많은 변형이 이루어 질 수 있음을 인지할 것이다. 예를 들면, 용량성 부하 CD는 직렬 또는 병렬 연결된 두 개 이상의 용량성 소자로 구성될 수 있다. 유사하게, 저항성 부하 RD는 하나 이상의 저항성 소자 또는 리액티브 소자를 포함할 수 있다.
추가적인 변형이 이루어 질 수도 있다. 예를 들면, 도면에는 나타나지 않았지만, 제동 캐패시터 CD는 과도 주기 동안에 스위칭 온(예컨데, 도전됨)되고, 정상 상태 주기 동안에 스위칭 오프(예컨대, 도전되지 않음)되도록 제어되는 제어가능 스위치(a controllable switch)로 대체될 수 있다. 또한, 본 발명의 제동 회로(12)는 보다 복잡한 수동 네트워크(passive network) 또는 비선형 구성 요소들을 포함하는 네트워크로 대체될 수 있음은 자명하다. 이들 및 다른 변형은 이어지는 특허청구범위에 의해서만 제한되며, 본 발명의 사상 및 범주 내에 놓이는 것으로 생각된다.

Claims (21)

  1. 기록 헤드 전류 제동 회로(a write head current damping circuit)에 있어서,
    기록 헤드(write head)에 접속된 기록 헤드 케이블(a write head cable)- 상기 기록 헤드 및 상기 케이블은 기록 신호를 수신함 -과,
    적어도 하나의 저항 및 적어도 하나의 캐패시터를 직렬로 포함하는 수동 제동 회로(a passive damping circuit) -상기 캐패시터는 상기 기록 신호의 과도 주기(a transient period) 동안에는 상기 저항을 상기 기록 헤드에 결합하며, 상기 기록 신호의 정상 상태 주기(a steady state period) 동안에는 상기 저항을 상기 기록 헤드로부터 디커플링(decoupling)함-
    를 포함하는 기록 헤드 전류 제동 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기록 헤드 전류 제동 회로에 있어서,
    리액티브 부하(a reactive load)를 정의하는 기록 헤드(a write head)와,
    상기 기록 헤드에 결합되며, 임피던스 부하(impedance load)를 정의하는 기록 헤드 케이블과,
    적어도 하나의 저항 및 적어도 하나의 캐패시터를 직렬로 포함하는 수동 제동 회로(a passive damping circuit) -상기 캐패시터는 상기 기록 신호의 과도 주기(a transient period) 동안에는 상기 저항을 상기 기록 헤드에 결합하며, 상기 기록 신호의 정상 상태 주기(a steady state period) 동안에는 상기 저항을 상기 기록 헤드로부터 디커플링(decoupling)함-
    를 포함하는 기록 헤드 전류 제동 회로.
  12. 기록 헤드의 과도 응답을 제동하는 방법에 있어서,
    기록 헤드에 기록 신호를 공급하는 단계와,
    적어도 하나의 저항 및 적어도 하나의 캐패시터를 직렬로 포함하는 수동 제동 회로(a passive damping circuit) -상기 캐패시터는 상기 기록 신호의 과도 주기(a transient period) 동안에는 상기 저항을 상기 기록 헤드에 결합하며, 상기 기록 신호의 정상 상태 주기(a steady state period) 동안에는 상기 저항을 상기 기록 헤드로부터 디커플링(decoupling)함- 를 이용하는 단계
    를 포함하는 과도 응답 제동 방법.
  13. 삭제
  14. 삭제
  15. 제 1 항 또는 11 항에 있어서,
    상기 기록 신호를 상기 케이블 및 상기 기록 헤드에 공급하는 기록 구동 회로를 더 포함하는 기록 헤드 전류 제동 회로.
  16. 삭제
  17. 삭제
  18. 제 1 항 또는 제 11 항에 있어서,
    상기 케이블 및 상기 기록 헤드의 등가 회로는 상기 리액티브 부하에 결합된 유도성 부하를 각기 포함하는 기록 헤드 전류 제동 회로.
  19. 제 1 항 또는 제 11 항에 있어서,
    상기 기록 신호는 DC 신호의 교번하는 극들(alternating polarities)을 포함하며, 상기 교번하는 극들 사이의 천이는 상기 과도 주기를 정의하는 기록 헤드 전류 제동 회로.
  20. 제 1 항 또는 제 11 항에 있어서,
    상기 제동 회로는 상기 과도 주기 동안에 상기 기록 신호의 오버슈트 값(an overshoot value)을 실질적으로 제거하는 기록 헤드 전류 제동 회로.
  21. 제 1 항 또는 제 11 항에 있어서,
    상기 정상 상태 주기는 상기 기록 신호의 데이터 기록 주기를 정의하는 기록 헤드 전류 제동 회로.
KR10-2001-0060293A 2000-10-12 2001-09-28 기록 헤드 전류 제동 회로 및 제동 방법 KR100445924B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/689,376 US6680809B1 (en) 2000-10-12 2000-10-12 Write head current damping with dynamic coupling
US09/689,376 2000-10-12

Publications (2)

Publication Number Publication Date
KR20020029301A KR20020029301A (ko) 2002-04-18
KR100445924B1 true KR100445924B1 (ko) 2004-08-25

Family

ID=24768181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060293A KR100445924B1 (ko) 2000-10-12 2001-09-28 기록 헤드 전류 제동 회로 및 제동 방법

Country Status (6)

Country Link
US (1) US6680809B1 (ko)
JP (1) JP2002183902A (ko)
KR (1) KR100445924B1 (ko)
CN (1) CN1262995C (ko)
SG (1) SG97206A1 (ko)
TW (1) TWI230375B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110204B2 (en) * 2004-07-22 2006-09-19 Texas Instruments Incorporated Process-insensitive write current generation for a HDD preamplifier writer equipped with parallel output resistive damping
US20070153410A1 (en) * 2005-12-30 2007-07-05 Motomu Hashizume Degaussing for write head
CN102054069B (zh) * 2009-10-30 2014-06-18 新思科技(上海)有限公司 非线性电路直流工作点的伪瞬态分析方法与装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467406A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 二端子薄膜ヘッド用駆動回路
JPH05274613A (ja) * 1992-02-20 1993-10-22 Silicon Syst Inc ダンピング回路
US6128146A (en) * 1998-07-07 2000-10-03 Lucent Technologies Inc. Undershoot active damping circuit for write drivers
US6226141B1 (en) * 1997-09-19 2001-05-01 Texas Instruments Incorporated Damp circuit for a hard disk drive write head
US6429987B1 (en) * 2000-04-10 2002-08-06 Marvell International, Inc. High speed inductor current driver with minimum overshoot

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159489A (en) 1976-09-30 1979-06-26 Honeywell Inc. Magnetic record reproducing system
US4314288A (en) 1980-08-29 1982-02-02 Ampex Corporation Amplitude and phase equalizer
KR900001594B1 (ko) 1985-04-30 1990-03-15 가부시끼가이샤 도오시바 플로피디스크장치의 독출회로
US5291385A (en) 1992-04-02 1994-03-01 Vlt Corporation Zero-current switching forward power converter operating in damped reverse boost mode
US5418707A (en) 1992-04-13 1995-05-23 The United States Of America As Represented By The United States Department Of Energy High voltage dc-dc converter with dynamic voltage regulation and decoupling during load-generated arcs
US5880626A (en) * 1996-12-02 1999-03-09 Vtc, Inc. Active damping for a disk drive write circuit
US5856740A (en) 1997-05-09 1999-01-05 Emerson Electric Co. Shunt voltage regulator with a variable load unit
US6297919B1 (en) * 1997-10-24 2001-10-02 Stmicroelectronics, Inc. Write head with switchable impedance and method for operating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467406A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 二端子薄膜ヘッド用駆動回路
JPH05274613A (ja) * 1992-02-20 1993-10-22 Silicon Syst Inc ダンピング回路
US6226141B1 (en) * 1997-09-19 2001-05-01 Texas Instruments Incorporated Damp circuit for a hard disk drive write head
US6128146A (en) * 1998-07-07 2000-10-03 Lucent Technologies Inc. Undershoot active damping circuit for write drivers
US6429987B1 (en) * 2000-04-10 2002-08-06 Marvell International, Inc. High speed inductor current driver with minimum overshoot

Also Published As

Publication number Publication date
US6680809B1 (en) 2004-01-20
JP2002183902A (ja) 2002-06-28
CN1348168A (zh) 2002-05-08
TWI230375B (en) 2005-04-01
SG97206A1 (en) 2003-07-18
KR20020029301A (ko) 2002-04-18
CN1262995C (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
CA1262474A (en) Inductive circuit arrangements
US5880626A (en) Active damping for a disk drive write circuit
US5194760A (en) Slew rate limited inductive load driver
US6297921B1 (en) Write driver circuit having programmable overshoot and undershoot
US5663647A (en) Switching gradient amplifier with adjustable DC bus voltage
US7190541B2 (en) Hi-speed preamplifier write driver for hard drive with improved symmetry
JP2000011310A (ja) 高性能デ―タ記録用のバイパス書込みドライバ
EP0576204B1 (en) Integrated circuit buffer with controlled rise and fall times
JPH03155833A (ja) 高速ｎｍｒ映像化装置用勾配電流高速化回路
KR0132781B1 (ko) 최소한 하나의 푸쉬-풀 단을 갖는 집적회로
KR100445924B1 (ko) 기록 헤드 전류 제동 회로 및 제동 방법
US6034565A (en) Power amplifier for use in an NMR tomography apparatus
US7206155B2 (en) High-speed, low power preamplifier write driver
US6813110B2 (en) Disk drive writer with capacitive boost
JP2702066B2 (ja) 書込み回路
US6268756B1 (en) Fast high side switch for hard disk drive preamplifiers
US6400190B1 (en) Controlled current undershoot circuit
US7242544B2 (en) Apparatus and method for applying write signals for driving a write head
US5594377A (en) Delay circuit for a write data precompensator system
JPS60263581A (ja) 偏向用パワートランジスタの駆動回路
US6466388B1 (en) Overshoot control for voltage source/impedanced based write coil driver
EP0652641A1 (en) Slew rate control circuit
KR101207794B1 (ko) 인접한 신호 라인들에서 크로스 커플링을 감소시키는 방법 및 시스템
US5331477A (en) Low voltage, constant current magnetic transducer drive system for digital recording
US6011423A (en) Virtual voltage power supply

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee