CN102054069B - 非线性电路直流工作点的伪瞬态分析方法与装置 - Google Patents

非线性电路直流工作点的伪瞬态分析方法与装置 Download PDF

Info

Publication number
CN102054069B
CN102054069B CN200910209635.1A CN200910209635A CN102054069B CN 102054069 B CN102054069 B CN 102054069B CN 200910209635 A CN200910209635 A CN 200910209635A CN 102054069 B CN102054069 B CN 102054069B
Authority
CN
China
Prior art keywords
pseudo
shunt
conductance
transient analysis
shunt conductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910209635.1A
Other languages
English (en)
Other versions
CN102054069A (zh
Inventor
周松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Shanghai Co Ltd
Original Assignee
Synopsys Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Shanghai Co Ltd filed Critical Synopsys Shanghai Co Ltd
Priority to CN200910209635.1A priority Critical patent/CN102054069B/zh
Publication of CN102054069A publication Critical patent/CN102054069A/zh
Application granted granted Critical
Publication of CN102054069B publication Critical patent/CN102054069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种非线性电路直流工作点的伪瞬态分析方法及装置，该分析方法包含如下步骤：在该非线性电路内的每个MOS管的PN结上并联一并联电导，在这些MOS管的每个节点至地之间连接一旁路电导及一旁路电容；将该并联电导和旁路电导的初值设为大于一预定的默设值；将所有的独立源置零；在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值；以逐渐缩小该旁路电导的方式进行迭代，至最终完全去掉该旁路电导；以逐渐缩小该并联电导的方式进行迭代，至该并联电导等于其预定的默设值；及继续进行伪瞬态分析，并检查该旁路电容的电流是否小于一给定的误差，以判定是否已完成伪瞬态分析。

Description

非线性电路直流工作点的伪瞬态分析方法与装置
技术领域
本发明是关于一种非线性电路的分析方法与装置，尤其是关于一种非线性电路直流工作点的伪瞬态分析方法与装置。
背景技术
电路模拟软件(Simulation Program with Integrated Circuit Emphasis，HSPICE)在进行任何形式前，首先需进行直流分析，藉以建立电路的直流偏压点。以此为起点，才可以进行瞬态、交流小信号、噪声等其它性能的模拟。电路直流工作点的计算，其实质在数学上就是解一个非线性的代数方程组。为了建立电路的直流分析点，HSPICE必须求解描述电路行为的一组非线性方程式，其可藉由常用的非线性代数方程数值求解的方法有：直接牛顿迭代法(Newton-Raphson Algorithm，N-R算法)、延拓法和伪瞬态法。这些方法的基本原理虽然已经众所周知，但如何针对电路模拟的特点，实现出具有优异性能和很强收敛性的算法却一直是集成电路设计人员最为困扰的问题。特别是，电路直流工作点的收敛性问题是电路模拟中最困难的问题。
N-R算法的步骤为首先给定一适当的初始值后，代入方程式中以进行迭代，直至相邻两次的解向量彼此间差的绝对值小于某一设定的允许误差为止。N-R算法在某些状况下会出现不收敛的问题，例如当该非线性方程式为不连续，或者在计算过程中所采用的初值不准确。当在计算过程中难以收敛时，HSPICE会增加迭代运算的数目或是在减少步进大小(step size)后重新进行运算，该些步骤增加了模拟时间，并且在该些步骤后节点电压或电流可能依旧不收敛使得模拟中断，因此收敛性是这些方法所遇到的最大问题。
非线性代数方程数值求解的方式基本上都是通过迭代的方式，因此初值的选择就很重要。一般而言，可将初值的选择视为伪瞬态，而在时间趋近无穷大时达到稳态，电容充电足够了，电压亦不再变化，即可视为达到直流工作点，而整个过程可称为瞬态分析。
而伪瞬态法的基本原理为在每个独立电压源和每个非线性电压相关支路上串联一个伪电感，在每个独立电流源和每个非线性电流相关枝路上关联一个伪电容。这些伪组件上的初始条件取为零，然后采用后退欧拉法进行瞬态分析，这样求得的稳态解即为电路的直流解。相关的数据可参考《集成电路计算机辅助设计基础教程》一书，作者：张天义，北京大学出版社、及《电子电路的计算机辅助分析与设计方法》一书，作者：杨准中、罗嵘、汪惠，清华大学出版社。然而，伪瞬态法却因为在模拟时额外加入伪电感及伪电容而增加了产生振荡的机率，造成需花费更多的时间才能收敛或难以收敛的情形，且在该些步骤后节点电压或电流可能依旧不收敛使得模拟中断。
因而，如何有效地提高伪瞬态分析的收敛性，使得HSPICE求解非线性方程组时可以减少运算时间及收敛速度及如何获得一种更有效的方法，一直是业界关注的问题。
发明内容
本发明提供一种非线性电路直流工作点的伪瞬态分析方法与装置，该方法将伪瞬态分析分为两个阶段。在第一个阶段加入较大的常数阻尼因子，而在第二个阶段逐步去掉阻尼因子。该阻尼因子可有效地提高伪瞬态分析的收敛性，故可大幅增加电路模拟器的收敛速度和缩短运算时间。
本发明的一实施例的非线性电路直流工作点的伪瞬态分析方法，其包含如下步骤：在该非线性电路内的每个金属场效应管(MOS)管的PN结上并联一并联电导，在该等MOS管的每个节点至地之间连接一旁路电导及一旁路电容；将该并联电导和旁路电导的初值设为大于一预定的默设值；将所有的独立源置零；在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值；以逐渐缩小该旁路电导的方式进行迭代，至最终完全去掉该旁路电导；以逐渐缩小该并联电导的方式进行迭代，至该并联电导等于其预定的默设值；及继续进行伪瞬态分析，并检查该旁路电容的电流是否小于一给定的误差，以判定是否已完成伪瞬态分析。
本发明的一实施例的非线性电路直流工作点的伪瞬态分析装置，包含一预处理单元、一第一瞬态分析单元、一第二瞬态分析单元、一第一判定单元及一第二判定单元。预处理单元在该非线性电路内的每个MOS管的PN结上并联一并联电导，在该等MOS管的每个节点至地之间连接一旁路电导及一旁路电容，将该并联电导和旁路电导的值设为大于一预定的默设值，将所有的独立源置零，且去除该非线性电路内除了该旁路电容以外的电容及电感。该第一瞬态分析单元在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值。该第二瞬态分析单元以逐渐缩小该旁路电导的方式进行迭代，至最终完全去掉该旁路电导，且以逐渐缩小该并联电导的方式进行迭代，至该并联电导等于其预定的默设值。该第一判定单元检查该旁路电容的电流是否小于一给定的误差，以判定是否已完成伪瞬态分析。该第二判定单元连接至该第一瞬态分析单元及该第二瞬态分析单元，其在分析过程中若发现有不收敛或迭代次数超过一给定上限时，则判定失败。
附图说明
图1示例一MOS管在模拟时的示意图；
图2是本发明的一实施例的非线性电路直流工作点的伪瞬态分析流程图；
图3是本发明的一实施例的非线性电路直流工作点的伪瞬态分析装置的示意图；及
图4是本发明的一实施例的第二阶段的伪瞬态分析流程图。
具体实施方式
为便于更好的理解本发明的精神，以下结合本发明的优选实施例对其作进一步说明。本发明在此所探讨的方向为一种非线性电路直流工作点的伪瞬态分析方法与装置。为了能彻底地了解本发明，将在以下的描述中提出详尽的步骤及组成。显然，本发明的实施并未限定于电路设计的技术人员所熟悉的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地实施在其它的实施例中，且本发明的范围不受限定，其以权利要求书为准。
图1示例一MOS管在模拟时加入一并联电导、一旁路电导、及一旁路电容的示意图。该MOS管15在每一个PN结并连一个小电导13及14，称为并联电导(gmin)，默认值为1e-12。该MOS管15在每一个节点到地之间连一个小电导11，称为旁路电导(gshunt)，默认值为0。该MOS管15在每一个节点到地之间连一个小电容12，称为旁路电容(cshunt)，默认值为1e-12。
图2是本发明的一实施例的非线性电路直流工作点的伪瞬态分析流程图。在步骤21，在该非线性电路内的每个MOS管的PN结上并联一并联电导，在MOS管的每个节点至地之间连接一旁路电导及一旁路电容，如图1所示。所述的MOS管只是一个示例，亦有可能是指二极管或三极管。在步骤22，将该并联电导和旁路电导的初值设为大于一预定的默设值，例如，把旁路电导和并联电导都设定到1e-9，旁路电容取为默认值，其中旁路电导因具有较大的起阻尼作用的特性，将其初值设为大于一默认值，可以衰减振荡的过程，加快伪瞬态分析的收敛性，从而提高伪瞬态法的收敛能力。本发明可以区别于现有的伪瞬态法，是伪瞬态法在大规模电路模拟领域中的一种有效实现形式。在步骤23，将所有的独立源置零去掉，并选择性地将电路中除旁路电容以外的所有的电容和电感移除。在步骤24，在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值。例如，以旁路电导与旁路电容计算出电路响应的时间常数，取该时间常数的60-120倍(较佳者为90倍)为第一阶段伪瞬态分析的总时间。
以上的步骤21至24的过程为伪瞬态分析的第一阶段。本发明可采用后退欧拉法对电路从零状态开始进行伪瞬态分析，并根据时间的增加逐渐升高独立源的数值，使得在第一阶段总时间结束时，独立源恢复到原始的数值。所述的后退欧拉法可以避免振荡的发生，但仍只是一种示例，熟悉本项技术人士可采用其它等效方式代替，而仍在本发明的要求保护范围之内。
在步骤25，以步骤24的结果为初值，进行第二阶段的伪瞬态分析，例如随着时间的增加而逐渐缩小该旁路电导(gshunt)的方式进行迭代，至最终完全去掉该旁路电导。旁路电导为阻尼因子，由于第二阶段中该阻尼因子逐渐缩小，故称为动态阻尼伪瞬态法。由于该旁路电导是为了模拟的目的而加入，并非原本即存在的组件，因此必须逐步地予以删除，以还原原来的电路。在步骤26，以步骤25的结果为初值继续进行伪瞬态分析，例如随着时间的增加而逐渐缩小该并联电导(gmin)的方式进行迭代，至该并联电导等于其预定的默设值1e-12。在步骤27，继续进行伪瞬态分析，并在每一个时间点收敛后检查该旁路电容(cshunt)的电流是否小于一给定的误差，以判定是否已完成伪瞬态分析。如果该电流已小于给定的误差，则分析过程结束，最后得到的状态即为所要求解的非线性电路方程组的解。
以上的步骤25至27的过程为伪瞬态分析的第二阶段，可视为将模拟过程额外加入的组件去除(ramping process)。如果伪瞬态分析过程中某个时间点上牛顿迭代不收敛，或者是总迭代次数超过给定的上限，则退出分析过程，并报告失败。
图3是本发明的一实施例的非线性电路直流工作点的伪瞬态分析装置的示意图。该装置包含一预处理单元31、一第一瞬态分析单元32、一第二瞬态分析单元33、一第一判定单元34及一第二判定单元35。该预处理单元31在该非线性电路内的每个MOS管的PN结上并联一并联电导，在该等MOS管的每个节点至地之间连接一旁路电导及一旁路电容，将该并联电导和旁路电导的值设为大于一预定的默设值，将所有的独立源置零，且去除该非线性电路内除了该旁路电容以外的电容及电感。该第一瞬态分析单元32在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值。该第二瞬态分析单元33以逐渐缩小该旁路电导的方式进行迭代，至最终完全去掉该旁路电导，且以逐渐缩小该并联电导的方式进行迭代，至该并联电导等于其预定的默设值。该第一判定单元34检查是否恢复至原始状态且收敛，例如检查该旁路电容的电流是否小于一给定的误差，以判定是否已完成伪瞬态分析。如果该电流已小于给定的误差，则分析过程结束，最后得到的状态即为所要求解的非线性电路方程组的解。该第二判定单元35连接至该第一瞬态分析单元32及该第二瞬态分析单元33，其在分析过程中若发现有不收敛或迭代次数超过一给定上限时，则判定失败。
图4是本发明的一实施例的第二阶段的伪瞬态分析流程图。在步骤41，判断旁路电导是否为0，若答案为是，则进入步骤44，否则进入步骤42。在步骤42，缩小该旁路电导，并继续伪瞬态分析，并进入步骤43。在步骤43，判断是否有不收敛或迭代次数超过一给定上限，若答案为是，则进入步骤47，判定伪瞬态分析失败，否则回到步骤41。在步骤44，判断并联电导是否为预定的默设值，若答案为是，则进入步骤27，继续进行伪瞬态分析，并检查该旁路电容的电流是否小于一给定的误差以判定是否已完成伪瞬态分析，否则回到步骤45。在步骤45，缩小该并联电导，并继续伪瞬态分析，之后进入步骤46。在步骤46，判断是否有不收敛或迭代次数超过一给定上限，若答案为是，则进入步骤47，判定伪瞬态分析失败；否则回到步骤44。
本发明的非线性电路直流工作点的伪瞬态分析方法将伪瞬态分析分为两个阶段，首先在第一个阶段加入较大的常数阻尼因子，以有效地提高伪瞬态分析的收敛性，而在第二个阶段逐步去掉阻尼因子。因此，本发明可以大幅增加电路模拟器的收敛速度和缩短运算时间。本发明的伪瞬态分析的第一个阶段和第二个阶段均是整个瞬态分析的一部份，即将组件去除(rampingprocess)阶段视为瞬态分析的一部份，因此可以克服现有技术在组件去除阶段难以收敛的缺点。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (13)

1.一种非线性电路直流工作点的伪瞬态分析方法，其特征在于包含如下步骤：
在该非线性电路内的每个MOS管的PN结上并联一并联电导，在这些MOS管的每个节点至地之间连接一旁路电导及一旁路电容；
将该并联电导和旁路电导的初值设为大于一预定的默设值；
将所有的独立源置零；
在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值，所述特定倍数介于60至120之间；
以所述原始的数值作为初值，以逐渐缩小该旁路电导的方式进行伪瞬态分析，至最终完全去掉该旁路电导；
以该旁路电导进行迭代后的结果作为初值，以逐渐缩小该并联电导的方式进行伪瞬态分析，至该并联电导等于其预定的默设值；及
检查是否恢复至原始状态且收敛，以判定是否已完成伪瞬态分析。
2.根据权利要求1所述的伪瞬态分析方法，其特征在于，在该将所有的独立源置零的步骤中进一步包含去除该非线性电路内除了该旁路电容以外的电容及电感。
3.根据权利要求1所述的伪瞬态分析方法，其特征在于，该检查是否恢复至原始状态且收敛的步骤是检查该旁路电容的电流是否小于一给定的误差。
4.根据权利要求1所述的伪瞬态分析方法，其特征在于，该并联电导和旁路电导的初值设为1e-9。
5.根据权利要求1所述的伪瞬态分析方法，其使用后退欧拉法对该非线性电路从零状态进行伪瞬态分析。
6.根据权利要求1所述的伪瞬态分析方法，其特征在于，若在分析过程中有不收敛或迭代次数超过一给定上限，则判定伪瞬态分析失败。
7.根据权利要求3所述的伪瞬态分析方法，其特征在于，当该旁路电容的电流小于一给定的误差，则当时的状态即代表非线性电路的直流工作点。
8.一种非线性电路直流工作点的伪瞬态分析装置，其特征在于包含：
一预处理单元，在该非线性电路内的每个MOS管的PN结上并联一并联电导，在这些MOS管的每个节点至地之间连接一旁路电导及一旁路电容，将该并联电导和旁路电导的值设为大于一预定的默设值，且将所有的独立源置零；
一第一瞬态分析单元，其在该旁路电导和旁路电容所构成的时间常数的一特定倍数时间之内，逐渐升高独立源的数值至其原始的数值，所述特定倍数介于60至120之间；
一第二瞬态分析单元，其以所述原始的数值作为初值，以逐渐缩小该旁路电导的方式进行伪瞬态分析，至最终完全去掉该旁路电导，且以该旁路电导进行迭代后的结果作为初值，以逐渐缩小该并联电导的方式进行伪瞬态分析，至该并联电导等于其预定的默设值；
一第一判定单元，检查是否恢复至原始状态且收敛，以判定是否已完成伪瞬态分析；及
一第二判定单元，连接至该第一瞬态分析单元及该第二瞬态分析单元，其在分析过程中若发现有不收敛或迭代次数超过一给定上限时，则判定伪瞬态分析失败。
9.根据权利要求8所述的装置，其特征在于，该预处理单元进一步去除该非线性电路内除了该旁路电容以外的电容及电感。
10.根据权利要求8所述的装置，其特征在于，该第一判定单元检查该旁路电容的电流是否小于一给定的误差，以判定是否已完成伪瞬态分析。
11.根据权利要求8所述的装置，其特征在于，该预处理单元将该并联电导和旁路电导的初值设为1e-9。
12.根据权利要求8所述的装置，其特征在于，该第一瞬态分析单元是使用后退欧拉法对该非线性电路从零状态进行伪瞬态分析。
13.根据权利要求10所述的装置，其特征在于，该第一判定单元若在分析过程中发现该旁路电容的电流小于一给定的误差，则判定当时的状态即代表非线性电路的直流工作点。
CN200910209635.1A 2009-10-30 2009-10-30 非线性电路直流工作点的伪瞬态分析方法与装置 Active CN102054069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910209635.1A CN102054069B (zh) 2009-10-30 2009-10-30 非线性电路直流工作点的伪瞬态分析方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910209635.1A CN102054069B (zh) 2009-10-30 2009-10-30 非线性电路直流工作点的伪瞬态分析方法与装置

Publications (2)

Publication Number Publication Date
CN102054069A CN102054069A (zh) 2011-05-11
CN102054069B true CN102054069B (zh) 2014-06-18

Family

ID=43958389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910209635.1A Active CN102054069B (zh) 2009-10-30 2009-10-30 非线性电路直流工作点的伪瞬态分析方法与装置

Country Status (1)

Country Link
CN (1) CN102054069B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778304A (zh) * 2015-02-27 2015-07-15 东南大学 一种用于mos管电路直流分析的同伦方法
CN112818623B (zh) * 2021-04-16 2021-07-06 北京华大九天科技股份有限公司 一种求解非线性直流分析的混合延拓方法
CN113128157B (zh) * 2021-04-22 2022-05-17 北京华大九天科技股份有限公司 一种模拟电路仿真中解决高阻态节点不收敛的方法及装置
CN113255268B (zh) * 2021-05-21 2022-05-24 北京华大九天科技股份有限公司 一种电路仿真中瞬态分析不收敛的检测及修复方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
US6680809B1 (en) * 2000-10-12 2004-01-20 International Business Machines Corporation Write head current damping with dynamic coupling
JP4662162B2 (ja) * 2006-03-24 2011-03-30 学校法人早稲田大学 回路動作解析装置及び回路動作解析方法
JP5358668B2 (ja) * 2008-03-26 2013-12-04 東京電力株式会社 電力システムの安定平衡点算出装置

Also Published As

Publication number Publication date
CN102054069A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
Menezes et al. A sequential quadratic programming approach to concurrent gate and wire sizing
US8850375B2 (en) Integrated circuit design and simulation
US8700377B2 (en) Accelerated analog and/or RF simulation
US20040153983A1 (en) Method and system for design verification using proof-partitioning
Miettinen et al. PartMOR: Partitioning-based realizable model-order reduction method for RLC circuits
JP2009520254A (ja) セル特性の解析のための電流源ドライバ・モデルの合成
CN102054069B (zh) 非线性电路直流工作点的伪瞬态分析方法与装置
Kurobe et al. Locally implicit LIM for the simulation of PDN modeled by triangular meshes
US20150199460A1 (en) Custom circuit power analysis
US20130024828A1 (en) Solutions for netlist reduction for multi-finger devices
Grivet-Talocia et al. Black-box macromodeling and its EMC applications
WO2022213479A1 (zh) 一种大步长移频电磁暂态仿真方法及系统
Amin et al. Realizable RLCK circuit crunching
Ismail et al. DTT: direct truncation of the transfer function-an alternative to moment matching for tree structured interconnect
Mita et al. Propagation delay of an RC-chain with a ramp input
Zhao et al. GPSCP: A general-purpose support-circuit preconditioning approach to large-scale SPICE-accurate nonlinear circuit simulations
Kahng et al. New efficient algorithms for computing effective capacitance
JP4662162B2 (ja) 回路動作解析装置及び回路動作解析方法
Trihy Addressing library creation challenges from recent liberty extensions
TWI486803B (zh) Pseudo - transient analysis method and device for DC operating point of nonlinear circuit
US8515715B2 (en) Method, system and program storage device for simulating electronic device performance as a function of process variations
Zhu et al. Two-stage newton–raphson method for transistor-level simulation
Alioto Modeling strategies of the input admittance of RC interconnects for VLSI CAD tools
Nazarian et al. Sensitivity-based gate delay propagation in static timing analysis
Kar et al. A Novel Power Estimation Method for On-chip VLSI Distributed RLCG Global Interconnects Using Model Order Reduction Technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant