JPH0467406A - 二端子薄膜ヘッド用駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５〜８図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用（第１図） 実施例（第２〜４図） 発明の効果 〔概要〕 二端子薄膜ヘッドと、書き込むべきデータに対応する電
流をヘッドに供給するライト・ドライバと、当該ヘッド
により得られた電流の増幅を行うリード・アンプと、当
該ヘッドの各端子の電圧を断線検出電圧と比較して断線
の検出を行う比較部とを有し、かつ、当該ヘッドにより
得られた電流の減衰等を行うダンピング回路を前記ヘッ
ドの各端子に各々直列に接続した二端子薄膜ヘッド用駆
動回路に関し。

記録時と出力時で使用するダンピング抵抗を各々最適な
ものにするとともに、二端子薄膜ヘッドの断線検出を容
易に行って信頼性の高い二端子薄膜ヘッド用駆動回路を
提供することを目的とし。

ヘッドの各端子の電圧が所定値以上か否かに基づき、電
流の遮断又は一定方向のみの通電を行うスイッチング回
路を前記ヘッドの各端子に各々直列に接続し、かつ、ド
ライバに供給する電流のオーバシュート等を抑制するダ
ンピング回路を、各スイッチング回路に直列に接続した
構成である。

〔産業上の利用分野〕

本発明は記録担体に対し磁化により記録等を行う二端子
薄膜ヘッド用駆動回路に係り、特に、二端子薄膜ヘッド
と、書き込むべきデータに対応する電流を当該ヘッドに
供給するライト・トライバと、当該ヘッドにより得られ
た電流の増幅を行うリード・アンプと、当該ヘッドの各
端子の電圧を断線検出電圧と比較して断線の検出を行う
比較部とを有し、かつ、当該ヘッドにより得られた電流
の減衰等を行うダンピング回路を前記ヘッドの各端子に
各々直列に接続した二端子薄膜ヘッド用駆動回路に関す
る。

〔従来の技術〕

従来、第５図に示すような、第一の従来例に係る二端子
薄膜ヘッド用駆動回路があった。

本回路は同図に示すように、ライト・ドライバ部５０と
、ヘッド断線検出回路１４と、リード・アンプ部３０と
、ヘッドショート検出回路８とを有するものである。

ライト・ドライバ部５０には、ギャップを有する磁芯（
コア）にコイルが巻かれ、二端子薄膜ヘッド（Ｔ　Ｆ　
Ｈ；　Ｔｈ１ｎ　Ｆｉｌｍ　Ｈｅａｄ）　１１と、書き
込むべきデータに対応する電流を当該ヘッド１１に供給
するライト・ドライバ１２とを有し、リード・アンプ部
３０には当該ヘッド１１により得られた電流の増幅を行
うリード・アンプ１３を有するとともに、当該ヘッド１
１により得られた電流の減衰等を行うダンピング回路１
５ａ。

１５ｂが前記へラド１１の各端子に各々直列に接続され
ている。

また、前記ヘッド断線検出回路１４は前記二端子薄膜へ
ラド１１の断線の検出を行うために、前記ヘッド１１の
各端子の電圧を断線検出電圧と比較する比較部１４ａと
、断線検出電圧を発生させる回路１４ｂとを有するもの
である。

続いて、第一の従来例に係る二端子薄膜ヘッド用駆動回
路の動作を説明する。

第６図に示すように、前記ライト・ドライバ部５０のラ
イト・ドライバ１２にあるトランジスタＴ３及びトラン
ジスタＴ１のベースに書込みを行うべきデータ＋ＷＤＴ
“１°゛が入力すると同時に、当該データ＋ＷＤＴ　’
“１”の逆相であるデーターＷＤＴ６“Ｄ　１１が当該
ライト・ドライバ１２のトランジスタＴ４及びトランジ
スタＴ２のベースに入力する。

すると、トランジスタＴ３及びトランジスタＴ１はオン
状態となり、トランジスタＴ４及びトランジスタＴ２は
オフ状態となる。したがって、トランジスタＴ５はオフ
状態となり、トランジスタＴ６はオン状態となる。

そのため、第６１１（ｃ）に示すように、電流源から１
１の大きさの電流が前記ヘッド１１に■から■の方向へ
流れることになる。

その際、■の電圧はＶｒｌ−Ｖｌ−Ｒ２Ｊｗ／　β−Ｖ
ｂｅとなる。ここで、βはトランジスタのＩＣ／Ｉｂで
あり、Ｒｄｌ　）　　Ｒｈを用い、β〉１００とし、し
たがってル〜Ｉｗ。とじて良く、Ｖｂｅはベース・エミ
ッタ間の電位差を表す。

また、■の電圧は通常、■の電圧よりも二端子薄膜へラ
ド１１の抵抗Ｒｈによる電圧降下分Ｒｈ＊Ｉ、。

たけ低く、Ｖｒ２−Ｖｒｌ−Ｒｈ＊　Ｉ、であり、電流
方向の切り変り時では、当該ヘッド１１のインダクタン
スＬｈによる電圧降下分Ｌｈ宥（ｄ　ｉ／ｄｔ）だけさ
らに低くなり、Ｖｒ３＝Ｖｒ２−Ｌｈ＊（ｄｉ／ｄｔ）
となる。

尚、本例では記録時に前記へラド１１に加える電流の波
形に生じるオーバシュートは、リード時の電流に用いる
リードバイアス用抵抗及びリードダンピングとして用い
るダンピング回路１５ａ。

１５ｂを用いて抑制されている。

一方、前記へラド１工が第６図（ｃ）に示す時点、すな
わち、書き込むべきデータ＋ＷＤＴが“１パから０゛′
に変化し、逆相のデーターＷＤＴが０″から“１゛′に
変化する時点で断線した場合には、前記へラド１１の電
流値は“０′′、トランジスタＴＩ及びトランジスタＴ
３はオフ状態となり、トランジスタＴ４及びトランジス
タＴ２はオン状態となり、トランジスタＴ５はオン状態
、トランジスタＴ６はオフ状態となる。したがって、■
の電圧ハＶ１となり、■の電圧はＶｒ４−Ｖｌ−ＲＩＪ
ｐｄ−Ｖｂｅとなる。

したがって、前記ヘッド断線検出回路１４に設けられた
トランジスタＴ８及びトランジスタＴ７をオン状態とす
る断線検出電圧Ｒ４／（Ｒ３＋Ｒ４）＊ｖ１を第６図Ｃ
ｅ）及び（ｄ）に示すように、前記電圧ｖ１及びＶｒｌ
の中間の■レベル値を取るように設定すれば、断線の検
出が断線検出電圧との比較により可能となる。

すなわち、断線のない通常の場合には、■または■の上
限電圧はＶｒｌであり、■の断線検出電圧よりも低い電
圧がトランジスタＴ８及びトランジスタＴ９のベースに
加えられ、オフ状態となり、第６１１Ｋ（ｆ）に示すよ
うに、■の電圧Ｖｈｏｐはｖ２であるが、断線により■
または■の電圧がｖｌになると、第６図の（ｆ）に示す
ように、■の電圧ＶｈｏｐはＶｏ＝Ｖ２−Ｉｏ−Ｒ５に
下がり、断線を検出することができることになる。

一方、最近の二端子薄膜ヘッド用駆動回路では、ライト
／リード時の最適化のため、第７図に示す第二の従来例
に示すように、前述したダンピング回路１５ａ、１５ｂ
のｆ昧きを分割するようになった。

すなわち、本例では、第一の従来例のように記録時に前
記へラド１１に加える電流の波形に生じるオーバシュー
トを、リード時の電流に用いるリードバイアス用抵抗及
びリードダンピングとして用いるダンピング回路１５ａ
、１５ｂを共用することにより抑制するのではなく、前
記へラド１１の各端子の電圧が所定値以上か否かに基づ
き、電流の遮断又は一定方向のみの通電を行うダイオー
ドＤＩ、Ｄ２及び前記ドライバ１２に供給する電流のオ
ーバシュートを抑制するダンピング用抵抗Ｒｄ３を直列
に接続した回路と、当該方向と逆方向の通電を行うダイ
オードＤ３．Ｄ４及びダンピング用抵抗Ｒｄ４を直列に
接続した回路と、を当該ヘッド１１に関し並列に接続す
るものである。

ここで、ダイオードＤｉ、Ｄ２及びダイオードＤ３．Ｄ
４の電圧の前記「所定値」は次のように定められる。

データの書込み時にダンピング用抵抗を用いて、オーバ
シュートを抑制する必要があるのは、前記へラド１１に
流す電流の方向が切り替わる際だけであり、電流の切り
替わりが行われない通常時では電流を遮断し、電流切り
替わり時では通電を行うように所定値が定められる。

すなわち、本例は電流の切り替わりが行われない通常時
ではへラド１１の抵抗に基づく電圧降下ｌ−Ｒｈによる
■または■の電圧値はＶｒ２ｍＶｒｌ−Ｉｗ＊Ｒｈであ
り、当該電圧値では電流を遮断し、電流切り替わり時で
は当該電圧降下の他にインダクタンスに基づく電圧降下
Ｌｈ＊（ｄｉ／ｄｔ）が生じ■または■の電圧値はＶｒ
３−Ｖｒ２−Ｌｈ＊（ｄｉ／ｄｔ）であり、この場合の
みダンピング回路Ｒｄ３．Ｒｄ４に電流が流れるように
するため、Ｖｒ２とＶｒ３との間の電圧値が所定値とい
うことになる。

例えば、ライト時の電流切り替わり時に、ヘッド間の電
位差（Ｉ、ＪＲｈ＋Ｌｈ（ｄｉ／ｄｔ））が２．ＩＶテ
あって、ル＊Ｒｈ＝０．８シ前記ダイオードの各電圧降
下分が０．７Ｖ（＝Ｖｂ−）　”Ｃある場合には、第８
図の（ｄ）及び（ｅ）に示すように、ダイオードが持つ
べき所定値としてＶｒｌ−２Ｖｂｅであれば良く、この
場合には２個のダイオードが必要となる。

こうして、本例では、ライト時の電流切り替わり時にの
み電流が前記ダンピング回路Ｒｄ３゜Ｒｄ４に流れ、そ
の他の場合には、当該ダンピング回路Ｒｄ３．Ｒｄ４に
は電流が流れず、特にリード時には、前記へラド１１の
電位差は数ｍＶであって、前記ダイオードを介して前記
ダンピング回路には流れず、前記ダンピング回路１５ａ
、１５ｂに流れることになり、リード時とライト時の電
流切り替わり時とでは流れる電流のダンピング抵抗が異
なることになる。

〔発明が解決しようとする課題〕

ところで、以上説明したように、第一の従来例にあって
は、前記抵抗Ｒｄｌ、Ｒｄ２をライト時のオーバシュー
トを抑制するためだけでなく、リート時のダンピング用
にも用いているため、ライト時とリード時とにそれぞれ
適切な抵抗値は異なるため、ライト及びリード時の双方
にとっての最適化を図ることができないという問題点を
有していた。

一方、第二の従来例にあっては、ライト時及びリード時
において、各々最適な抵抗値を設定することができ、第
一の従来例の問題点を解決することはできるが、次のよ
うな問題点を有していた。

すなわち、第８図の（ｄ）、（ｅ）に示すように、前記
二端子薄膜へラド１１が断線した場合に、■■の電圧は
第一の従来例のように、ｖｌにはならず（当該ダイオー
ド及び抵抗を介して、当該ヘッド１１の両端子は接続さ
れているため）、Ｖｒｌ＝Ｖ１−ＲＣＩｗ／β−Ｖｂ、
−Ｖｌ−Ｒ２＊／β−Ｖｂｅであり、断線していない場
合と同じ電圧値を有するため、断線している場合と断線
していない場合とを区別するような断線検出電圧を設定
することができず、前記ヘッド断線検出囲路１４を用い
て断線検出を行うことができないという問題点を有して
いた。

そこで、本発明はライト時とリード時において使用する
ダンピング抵抗を各々最適なものを用いるとともに、二
端子薄膜ヘッドの断線検出を容易に行って、信頼性の高
い二端子薄膜ヘッド用駆動回路を提供することを目的と
してなされたものである。

〔課題を解決するための手段） 以上の技術的課題を解決するため、本発明は第１図に示
すように、二端子薄膜ヘッド１と、書き込むべきデータ
に対応する電流を当該ヘッド１に供給するライト・ドラ
イバ２と、当該ヘッド１により得られた電流の増幅を行
うリード・アンプ３と、当該ヘッド１の各端子の電圧を
断線検出電圧と比較して断線の検出を行う比較部４とを
有し、かつ、当該ヘッド１により得られた電流の減衰等
を行うダンピング回路５ａ、５ｂを前記ヘッド１の各端
子に各々直列に接続した二端子薄膜ヘッド用駆動回路に
おいて、前記ヘッドｌの各端子の電圧が所定値以上か否
かに基づき、電流の遮断又は一定方向のみの通電を行う
スイッチング回路６ａ、６ｂを前記ヘッド１の各端子に
各々直列に接続し、かつ、前記ドライバ２に供給する電
流のオーバシュート等を抑制するダンピング回路７ａ、
７ｂを、各スイッチング回路６ａ、６ｂｌこ各々直列に
接続したものである。

〔作用〕

本発明に係る二端子薄膜ヘッド駆動回路は次のように動
作する。

記録時において、磁気媒体に対し書き込むべきデータが
前記ライト・ドライバ２に入力すると、当該ライト・ド
ライバ２は前記二端子薄膜ヘッド１に、当該データに対
応する電流を供給することになる。

書き込むべきデータが変化し、電流の流れる方向が切り
替わると、前記二端子薄膜ヘッド１には電磁誘導による
起電力が生じて当該ヘッド１の端子の電位差が所定値以
上になるため、当該端子に直列に接続されたスイッチン
グ回路６ａ、６ｂを通って、前記ダンピング回路７ａ、
７ｂに電流が流れ記録時のオーバシュート等が抑制され
ることになる。

ここで、「所定値」とは電流が遮断される通常時での電
圧と、電流の通電が行われる電流切り替わり時での電圧
との中間の値をもつ電圧値をいう。

また、スイッチング回路６ａ、６ｂを設けたのは抑制す
べきオーバシュート等が発生するのは電流切り替わり時
のみだからである。

さらに、当該スイッチング回路を従来例と異なり前記ヘ
ッド１に関して直列に接続したのは、ヘッド１の断線時
にヘッド１の端子間に電流が流れることによる電圧降下
を防止するためである。

また、「オーバシュート等」とはオーバシュートまたは
アンダシュートであり、オーバシュートとは波形の前縁
の１０囲を越えた部分をいい、アンダシュートとは後縁
の負の領域に入った部分をいう。

一方、リード時にあっては、当該ヘッド１の端子間の電
圧は記録時に比較して小さいため、前記スイッチング回
路６ａ、６ｂは電流の遮断状態となっており、ダンピン
グ回路７ａ、７ｂにより電流が流れない。

前記ヘッド１が断線した場合には、第二の従来例と異な
り、前記ヘッドｌの端子間は前記スイッチング回路を介
して接続されていない。したがって、断線時にあっては
、ヘッドｌの端子間には通常時のような電圧の降下がな
く、通常時よりも高い電圧となり、通常時と断線時との
中間の電圧のレベルに断線検出電圧を設定することが可
能であり、断線の検出を断線検出電圧との比較により行
うことができる。

〔実施例〕

続いて、本発明の実施例に係る二端子薄膜ヘッド用駆動
回路の説明を行う。

第２図に本実施例に係る二端子薄膜ヘッド用駆動回路の
全体図を示す。

本回路は同図に示すように、ライト・ドライバ部１０と
、ヘッド断線検出回路１４と、リード・アンプ部３０と
、ヘッドショート検出回路８と、ヘッド断線の検出また
はヘッドショートの検出があった場合にエラー信号を出
力するエラー検出回路２０とを有するものである。

また、第３図に示すように、ライト・ドライバ部１０に
は、ギャップを有する磁芯（コア）にコイルが巻かれ、
磁界の発生及び検出を行う二端子薄膜へラド１１と、書
き込むべきデータに対応する電流を当該ヘッド１１に供
給するライト・ドライバ１２とを有するとともに、前記
へラド１１の各端子の電圧が所定値以上か否かに基づき
、電流の遮断又は一定方向のみの通電を行うスイッチン
グ回路１６ａ、１６ｂが前記へラド１１の各端子に各々
直列に接続され、かつ、前記ドライバ１２に供給する電
流のオーバシュートを抑制するダンピング回路１７ａ、
１７ｂが各スイッチング回路１６ａ、１６ｂに直列に接
続されている。

ここで、スイッチング回路１６ａ、１６ｂを設けたのは
、データの書込み時にダンピング用抵抗を用いてオーバ
シュートを抑制する必要があるのは前記へラド１１に流
す電流の方向が切り替わる際のみだからであり、また、
ヘッド１１に関して当該回路１６ａ、１６ｂを直列に接
続したのはへラド１１の断線時に当該ヘッド１１の端子
間に電流が流れて、電圧降下が生じるのを防止するため
である。

また、本例では図に示すように、前記スイッチング回路
１６ａ、１６ｂは各々３個のダイオードからなっている
。

これは、ライト時で前記へット１１の電流切り替わり時
の電位差が、例えば２．１ｖ、各ダイオードの電圧降下
分が０．７ｖとすると、第４図（ｄ）及び（ｅ）に示す
ように、ダイオードが持つべき前記所定値Ｖｄｐ２とし
てはＶｒｌとＶｒ３との中間のレベル、例えばＶｌ−３
Ｖ、ｅであることが必要となるからである。

その他、ライト・ドライバ１２にはトランジスタ１２１
．〜１２６と、レベル調整用抵抗１２７．１２８と、電
流源１２０，１２９とを有する。

さらに、リード・アンプ部３ｏには当該ヘッド１１によ
る磁界の検出により得られた電流の増幅を行うリード・
アンプ１３を有するとともに、当該ヘッド１１により得
られた電流のダンピングを行うダンピング回路１５ａ、
１５ｂが前記ヘッド１１の各端子に各々直列に接続され
る。

また、当該リード・アンプ１３にはトランジスタ１３１
．１３２からなる作動対と、抵抗１３４゜１３５と、電
流源１３３とを有するものである。

前記ヘッド断線検出回路１４は前記二端子薄膜へラド１
１の断線の検出を行うために、前記へラド１１の各端子
の電圧を断線検出電圧と比較する比較部１４ａと、断線
検出電圧を発生させる回路１４ｂとを有するものである
。

また、当該比較部１４１には、トランジスタ１４１１．
１４１２．１４１３と、抵抗１４１４．１４１５と、電
流源１４１６とを有し、回路１４ｂには電圧ｖ１を分圧
するための抵抗１４２１．１４２２が設けられている。

続いて、本実施例に係る二端子薄膜ヘッド駆動回路の動
作を第４図に基づいて説明する。

同図（ａ）に示すように、前記ライト・ドライバ部１０
のライト・ドライバ１２にあるトランジスタＴ３及びト
ランジスタＴＩのベースに書込みを行うべきデータ＋Ｗ
ＤＴ“１゛が入力すると同時に、同図（ｂ）に示すよう
に当該データ＋ＷＤＴ゛１゛の逆相であるデーターＷＤ
Ｔ　”０　”が当該ライト・ドライバ１２のトランジス
タＴ４及びトランジスタＴ２のベースに入力する。

すると、トランジスタＴ３及びトランジスタＴ１はオン
状態となり、トランジスタＴ４及びトランジスタＴ２は
オフ状態となる。したがって、トランジスタＴ５はオフ
状態となり、トランジスタＴ６はオン状態となる。

そのため、第４図（Ｃ）に示すように、電流源からしの
大きさの電流が前記ヘッド１１に■から■の方向へ流れ
ることになる。

その際、■の電圧はＶｒｌ＝Ｖ１−Ｒ２＊Ｉ、−／β−
Ｖｂｅとなる。ここで、βはトランジスタの１．／Ｉｂ
であり、Ｒｄｌ　）Ｒｈを用い、β〉１００とし、した
がってル〜Ｉｗ。とじて良く、Ｖｂｅはベース・エミッ
タ間の電位差を表す。

また、■の電圧は通常、■の電圧よりも二端子薄膜へラ
ド１１の抵抗Ｒｈによる電圧降下分Ｒ酵ルだけ低く、Ｖ
ｒ２＝Ｖｒｌ−Ｒｈ＊ルであり、電流方向の切り替わり
時では、当該ヘッド１１のインダクタンスＬｈによる電
圧降下分Ｌｈ＊（ｄｉ／ｄｔ）だけさらに低くなり、Ｖ
ｒ３＝Ｖｒ２−Ｌｈ＊（ｄｉ／ｄｔ）となる。

電流切り替わり時にこの電圧降下が生じたため、スイッ
チング回路１６ｂは電流の遮断状態から通電状態となり
、電流が抵抗Ｒｄ４の前記ダンピング回路１７ｂに流れ
、オーバシュートが抑制されることになる。その他の場
合には、当該ダンピング回路Ｒｄ３．Ｒｄ４には電流が
流れず、特にリード時には、前記へラド１１の電位差は
数ｍＶであって、前記ダイオードを介して前記ダンピン
グ回路には流れず、前記ダンピング回路１５ａ、１５ｂ
に流れることになり、リード時とライト時の電流切り替
わり時とでは流れる電流のダンピング抵抗が異なること
になる。

一方、前記へラド１１が第４図（Ｃ）に示す時点、すな
わち、書き込むべきデータ＋ＷＤＴが１′。

から０゛に変化し、逆相のデーターＷＤＴが“０′′か
ら“１９１に変化する時点でＩＩＲ線した場合には、前
記へラド１１の電流値は“０″、トランジスタＴ１及び
トランジスタＴ３はオフ状態となり、トランジスタＴ４
及びトランジスタＴ２はオン状態となり、トランジスタ
Ｔ５はオン状態、トランジスタＴ６はオフ状態となる。

したがって、■の電圧はｖｌとなり、■の電圧はＶｒ４
＝Ｖ１−Ｒ１＊１．、、−Ｖ、ｅとなる。

したがって、前記ヘッド断線検出回路１４に設けられた
トランジスタＴ８及びトランジスタＴ７をオン状態とす
る断線検出電圧Ｒ４／（Ｒ３＋Ｒ４）＊Ｖ１を第４図（
ｃ）及び（ｄ）に示すように、前記電圧ｖ１及びＶｒｌ
の中間の■のレベル値を取るように設定すれば、断線の
検出が断線検出電圧との比較により可能となる。

すなわち、断線のない通常の場合には、■または■の上
限電圧はＶｒｌであり、■の断線検出電圧よりも低い電
圧がトランジスタＴ８及びトランジスタＴ９のベースに
加えられ、オフ状態となり。

第４図（ｆ）に示すように、■の電圧Ｖｈｏｐはｖ２で
あるが、断線により■または■の電圧がｖｌになると、
第４図（ｆ）に示すように、■の電圧ＶｈｏｐはＶｏ＝
　Ｖ２−１．ｐ＊Ｒ５に下がり、断線を検出することが
できることになる。こうして、当該ヘッド断線検出回路
１４により断線が検出された場合または前記ヘッドショ
ート検出回路８によりヘッドショートが検出された場合
には、その旨がエラー検出回路２０に通知されエラー信
号が出力されることになる。

以上説明したように、本例では、ライト時に前記へラド
１１に加える電流の波形に生じるオーバシュートは、リ
ード時の電流に用いるリードバイアス用抵抗及びリード
ダンピングとして用いるダンピング回路１５ａ、１５ｂ
とは別個の回路により抑制するようにしているため、ラ
イト時及びリード時において、各々最適なふるまいを行
わせることかできる。

また、これによって第二の従来例に示すような、ヘッド
の断線時と非断線時において、へ、ラド端子の各電圧が
異なるため、適当な断線検出電圧を設定することにより
、断線時と非断線時とを区別することが可能である。

〔発明の効果〕

以上説明したように、本発明では、ヘッドの各端子の電
圧が所定値以上か否かに基づき、電流の遮断又は一定方
向のみの通電を行うスイッチング回路を前記ヘッドの各
端子に直列に接続し、かつ、前記ドライバに供給する電
流のオーバシュートを抑制するダンピング回路を、各ス
イッチング回路と直列に接続している。

したがって、記録時と出力時で使用するダンピング抵抗
を各々最適なものにするとともに、二端子薄膜ヘッドの
断線検出を容易に行うことができるので信頼性が高いこ
とになる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は実施例に係
る記録再生回路を、示すブロック図、第３図は実施例に
係る二端子薄膜ヘッド用駆動回路を示す図、第４図は実
施例に係る二端子薄膜ヘッド用駆動回路の作用説明図、
第５図は第一の従来例に係る二端子薄膜ヘッド用駆動回
路を示す図、第６図は第一の従来例に係る二端子薄膜ヘ
ッド用駆動回路の作用説明図、第７図は第二の従来例に
係る二端子薄膜ヘッド用駆動回路を示す図、及び第８図
は第二の従来例に係る二端子薄膜ヘッド用駆動回路の作
用説明図である。 ６ａ、６ｂ、１６ａ、１６ｂ ・・・スイッチング回路

Claims (2)

【特許請求の範囲】
1. （１）二端子薄膜ヘッド（１）と、書き込むべきデータ
   に対応する電流を当該ヘッド（１）に供給するライト・
   ドライバ（２）と、当該ヘッド（１）により得られた電
   流の増幅を行うリード・アンプ（３）と、当該ヘッド（
   １）の各端子の電圧を断線検出電圧と比較して断線の検
   出を行う比較部（４）とを有し、かつ、当該ヘッド（１
   ）により得られた電流の減衰等を行うダンピング回路（
   ５ａ、５ｂ）を前記ヘッド（１）の各端子に直列に接続
   した二端子薄膜ヘッド用駆動回路において、 前記ヘッド（１）の各端子の電圧が所定値以上か否かに
   基づき、電流の遮断又は一定方向のみの通電を行うスイ
   ッチング回路（６ａ、６ｂ）を前記ヘッド（１）の各端
   子に直列に接続し、 かつ、前記ドライバ（２）に供給する電流のオーバシュ
   ート等を抑制するダンピング回路（７ａ、７ｂ）を、各
   スイッチング回路（６ａ、６ｂ）と直列に接続したこと
   を特徴とする二端子薄膜ヘッド用駆動回路。
2. （２）前記スイッチング回路として整流用ダイオードを
   用いたことを特徴とする請求項１記載の二端子薄膜ヘッ
   ド用駆動回路。