JPH01164109A - 平衡変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＦＥＴを用いた不平衡平衡変換回路に係り、
特に多段接続のチー−す回路に好適な平衡変換回路に関
する。

〔従来の技術〕

従来のＦＩＴを用いた平衡変換回路は、第２図に示すよ
うに、ＦＥＴ１５と１４により構成された差動増幅器の
片方の入力１１１ｊと接地電位との間に容量１９を接続
し、端子１よシネ平衡信号を入力することにより、端子
３と端子４から平衡毎号を出力している・入力バイアス
は抵抗７〜１ｏの分圧にょシ加えており、常に一定の電
圧となる。２は電源端子である。入力端子１のバイアス
を前段の回路よシ加える構成として、第３図に示すよう
に抵抗２゜により差動形ＦＥＴ１３，１４のゲート電極
同志を接続して直流レベルを合わせる構成が知られてい
る。

この釉の回路で関連するものには例えは特開昭６０−９
６９０６号公報が挙げられる〇〔発明が解決しようとす
る問題点〕 上記従来技術は、多段接続の場合に不平衡入力端子に前
段よシ加わる直流電圧と前段の出力インピーダンスによ
る影響について配慮がされておらず、第２図では入力端
子に容量を接続して前段の出力電圧をカットしなければ
ならないので集積化する場合に大きな面積を必要とする
問題があシ、第３図ではゲート電流による抵抗２０の電
圧降下と前段の回路の出力インピーダンスにより入力の
平衡条件が成シ立たなくな夛、差動の出力端子に電位差
を生じ後段の平衡回路の入力端子に電位差を与えてしま
う問題があった。

本発明の目的は、多段接続の場合に前段の回路からの直
流バイアス及び前段の出力インピーダンスにより、平衡
回路の出力端子電位差を生じない回路構成にして、バラ
ンスのとれた平衡信号を出力することのできる平衡変換
回路を提供することにある。

〔問題点を解決するための手段〕

上記目的は、平衡信号処理回路の２つの入力端子のバイ
アス変化が常に同じになるように、同じ回路構成の増幅
回路を各々の入力端子に接続し、不平衡信号を両方の増
幅回路に同振＃ａ同位相で加えることにより達成される
。

〔作用〕

平衡変換回路の２つの入力端子に同じ構成の増幅回路を
接続し、不平衡信号を両方の増幅回路に加える回路構成
は、増幅回路の入力端子の直流電圧が変化すると、一般
に平衡回路の入力端子電圧も変化するが、対となるＦＩ
Ｔと抵抗が同じ素子値であることから、平衡入力端子間
の電位差は生じない。また、前段の回路の出力インピー
ダンスは、２つの増幅回路の入力端子に同様に接続され
るので、平衡回路への影響はない。

従って、平衡変換回路の入力端子に接続した２つの増幅
回路は、バランスのとれた入力バイアス回路として働く
ので、前段の回路の出力インピーダンスと直流電圧の影
響で出力差動端子の電位差を生じることはない０ 〔実施例〕 以下、本発明の一実施例を第１図により説明する。１は
不平衡信号入力端子、２は正の電源端子３．４は平衡信
号出力端子、５．６は入力信号増幅用ＦＥＴ、７．８は
バイアス抵抗、１２はソース抵抗、１３〜１５は平衡回
路のＦＥＴ、１６〜１８は子実回路の抵抗、１９は高周
波信号接地用容量で、ＦＥＴ１５とＦＥＴ１４が差動形
に接続され、ＦＥＴ１３のゲートにＦＥＴ５のドレイン
と抵抗７が接続され、Ｆ　Ｅ　Ｔ　１４のゲートにＦＥ
Ｔ６のドレインと抵抗８が接続され、ＦＥＴ５のゲート
とＦＥＴ６のゲートが接続され、ＦＥＴ５のソースとＦ
ＥＴ６のソースも接続されている。ＦＦ１Ｔ５とＦＥＴ
６が同一のＦＥＴで、抵抗７と抵抗８の抵抗値が同じと
する。入力端子１の直流電圧が変化するとＦＦｉ’！’
５とＦＥＴ６に流れる電流が変化し、ＦＥＴ５のドレイ
ン電圧とＦＩＴ　６のドレイン電圧は同じ変化をするが
、電位差は生じない。端子１に入力された不平衡信号は
、ＦＥＴ５のゲートとＦ１ｉｉＴ６のゲートに入力され
、ＦＥＴ５のドレインから増幅された信号が出力される
。ＦＥＴ６のドレインに出力される高周波信号は、容量
１９により接地されるのでＦＥＴＩ４のゲートに高周波
信号は入力されない。Ｆ’Ｅ’ｆ’６と抵抗８による増
幅動作はしないが、直流的にはＦＥＴ５と抵抗７による
　′バイアス回路と同様に動作する。

本実施例によれは、差動増幅回路 端子にそれぞれＦＥＴ１段のゲート入力ドレイン出力構
成の同じ回路を接続した場合、信号入力端子の直流電圧
が変化しても差動形増幅器の平衡出力端子の電位差は生
じない。また、前段の出力インピーダンスによって平衡
動作に影響を与えない効果がある。

第４図は、本発明の別の実施例を示した平衡変換回路で
、９〜１１は抵抗、２１は差動増幅回路で、他の素子は
第１図と同じであるｏＦＥＴ５とＦＥＴ６が同じ素子で
、抵抗９と抵抗１０の抵抗値が等しい場合、２つのＦＥ
Ｔのドレイン電圧とゲート電圧が同じためにそれぞれの
ソース電圧が等しくなる。入力端子１の［流電圧が変化
してもＦＥＴ５とＦＥＴ６のソース電圧の差は常に零と
なシ、出力端子３と出力端子４は電位差を生じない。こ
こで、出力端子電圧は、入力端子電圧によって一定の変
化をする。

本実施例によれば、差動増幅回路の２つの入力にそれぞ
れＦＥＴ１段でゲート入力ソース出力構成の増幅回路を
接続した場合に、入力端子１の電圧により差動回路の入
力バイアスを変えることができ、差動回路の出力端子電
圧を任意に設定できる効果がある。

第５図は、本発明の別の実施例を示した平衡変換回路で
、不平衡信号をＦＥＴのソースに入力する構成である。

ＦＦ：Ｔ５のゲートとＦＥＴ６のゲートが接続している
ので、入力信号により谷ＦＥＴを流れる電流が変化する
が２つのＦＥＴのドレイン電位差は零である。

本実施例によれば、差動増幅回路の２つの入力端子にそ
れぞれＦＥＴ１段でソース入カドレイン出力構成の増幅
回路を接続した場合に、入力インピーダンスが低く、前
段の回路との整合条件が良くなる効果がある。

第６図は、本発明の別の実施例を示した平衡変換回路で
、２２〜２７はダブルバランス形ミクサのＦＥＴ、２８
はミクサの定電流源、２９と３０はミクサの信号入力端
子、６１と３２はダイオード、端子１は発振信号の入力
端子で平衡変換する構成である。

ＦＥＴ５のドレインとＦＥＴ６のドレインの電圧は、ダ
イオード５１とダイオード３２の順方向電圧により電源
電圧よシ低くなっている。ダブルバランス形ミクサのゲ
ートの入力亀子の一方が容量１９によって高周波的に接
地されておシ、発振信号はＦＥＴ２５とＦ　Ｅ　Ｔ　２
４のゲートに加わらないが、定電流源２８によってＦＥ
Ｔ２３とＦＥＴ２４のドレインに信号が発生し、入力信
号成分が打ち消される。

しかし、谷ＦＥＴの電流変化として信号が残シ、端子２
９と端子３０よ多入力される信号とミキシングされた周
波数成分が端子３と端子４に差動で出力される。端子２
９と端子３０に本発明の平衡変換回路を接続して、不平
衡信号を入力する構成も同様に考えられる。

本実施例によれば、ＦＥＴで構成されるダブルバランス
形ミクサのゲート側及びソース側で不平衡入力信号を平
衡変換でき、周波数変換された平衡信号を出力できる効
果がある。

〔発明の効果〕

本発明によれば、不平衡信号を平衡変換して信号処理を
する回路において、前段の回路の出力インピーダンス及
び出力直流電圧によって平衡条件がくずれることはなく
、平衡出力端子の直流電位差が常に零となるので、多段
接続の場合にもバランスのとれた平衡信号が出力できる
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例としての平衡変換回路を示す
回路図、第２図と第５図はそれぞれ従来の平衡変換回路
を示す回路図、第４図から第６図はそれぞれ本発明の別
の実施例としての平衡に換回路を示す回路図、である。

Claims (1)

1. 【特許請求の範囲】 １、ＦＥＴ（電界効果形トランジスタ）と抵抗により差
   動増幅器を構成し、その二つの入力端子の一つに信号接
   地用容量を接続し、他方の端子に不平衡信号を入力して
   出力端子から平衡信号を出力させる平衡変換回路におい
   て、 前記二つの入力端子にそれぞれ同じ構成の増幅回路を接
   続し、該二つの増幅回路の入力端子に、前記不平衡信号
   を同じように入力することを特徴とする平衡変換回路。 ２、特許請求の範囲第１項記載の平衡変換回路において
   、前記二つの増幅回路は、対となる二つのＦＥＴのゲー
   ト電極同士を接続して入力端子とし、ソース電極同士ま
   たはドレイン電極同士の何れか一方を平衡信号出力端子
   とし、残りの一方は互いに直接接続することにより構成
   した二つの増幅回路から成ることを特徴とする平衡変換
   回路。