JPH01161561A - バス変換装置 - Google Patents
バス変換装置Info
- Publication number
- JPH01161561A JPH01161561A JP32072787A JP32072787A JPH01161561A JP H01161561 A JPH01161561 A JP H01161561A JP 32072787 A JP32072787 A JP 32072787A JP 32072787 A JP32072787 A JP 32072787A JP H01161561 A JPH01161561 A JP H01161561A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- transfer
- byte
- bytes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000010365 information processing Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のデータ転送に利用する。
特に、異なるバイト数でデータ転送を行うデータバス間
のデータ転送に関する。
のデータ転送に関する。
本発明は、異なるバイト数でデータ転送を行う二つのデ
ータバスを備えた情報処理装置において、相互のデータ
バスについて転送元または転送先のアドレスの保持また
はインクリメントを行うとともに、データバッファを用
いてバイト数の変換を行うことにより、 簡単な構成で二つの転送単位の異なるデータバス間にお
けるデータ転送を可能とするものである。
ータバスを備えた情報処理装置において、相互のデータ
バスについて転送元または転送先のアドレスの保持また
はインクリメントを行うとともに、データバッファを用
いてバイト数の変換を行うことにより、 簡単な構成で二つの転送単位の異なるデータバス間にお
けるデータ転送を可能とするものである。
情報処理装置では、処理および周辺装置の関係から、異
なるバイト数でデータ転送を行う複数のデータバスが存
在することがある。このようなデータバス間においてデ
ータ転送を行うには、バイト数の多い側のデータバスに
ついてその一部の信号を無視し、バイト数の少ない側の
データバスにバイト数を一致させていた。
なるバイト数でデータ転送を行う複数のデータバスが存
在することがある。このようなデータバス間においてデ
ータ転送を行うには、バイト数の多い側のデータバスに
ついてその一部の信号を無視し、バイト数の少ない側の
データバスにバイト数を一致させていた。
しかし、このようなデータ転送では、バイト数の多い側
のデータバスを有効に利用することができず、利用条件
が制限され、複数のデータバスを設けたことが無駄にな
ってしまう欠点があった。
のデータバスを有効に利用することができず、利用条件
が制限され、複数のデータバスを設けたことが無駄にな
ってしまう欠点があった。
本発明は、このような問題点を解決し、異なるバイト数
でデータ転送を行う二つのデータバスで相互にデータ転
送を可能とするバス変換装置を提供することを目的とす
る。
でデータ転送を行う二つのデータバスで相互にデータ転
送を可能とするバス変換装置を提供することを目的とす
る。
本発明のバス変換装置は、ｎ （ｎは正の整数）バイト
単位でデータ転送を行う第一のデータバスと、ｍ×ｎ（
ｍは正の整数）バイト単位でデータ転送を行う第二のデ
ータバスとに接続され、この二つのデータバス間のデー
タ転送を制御する制御回路を備えたバス変換装置におい
て、第一のデータバスに接続されるデータ転送元または
データ転送先のアドレスを順次生成し、第二のデータバ
スに接続されるデータ転送元またはデータ転送先のアド
レスを保持するアドレスラッチカウンタと、第一のデー
タバスのデータを保持し、このデータをｍ個ずつ第二の
データバスに転送するｎバイト構成の第一のデータバッ
ファと、第二のデータバスのデータをｍ個ずつ保持し、
このデータを第一のデータバスに順次転送するｎバイト
構成の第二のデータバッファとを備えたことを特徴とす
る。
単位でデータ転送を行う第一のデータバスと、ｍ×ｎ（
ｍは正の整数）バイト単位でデータ転送を行う第二のデ
ータバスとに接続され、この二つのデータバス間のデー
タ転送を制御する制御回路を備えたバス変換装置におい
て、第一のデータバスに接続されるデータ転送元または
データ転送先のアドレスを順次生成し、第二のデータバ
スに接続されるデータ転送元またはデータ転送先のアド
レスを保持するアドレスラッチカウンタと、第一のデー
タバスのデータを保持し、このデータをｍ個ずつ第二の
データバスに転送するｎバイト構成の第一のデータバッ
ファと、第二のデータバスのデータをｍ個ずつ保持し、
このデータを第一のデータバスに順次転送するｎバイト
構成の第二のデータバッファとを備えたことを特徴とす
る。
本発明のバス変換装置は、アドレスラッチカウンタによ
り、二つのデータバスについてそれぞれの転送元または
転送先のアドレスの保持またはインクリメントを行い、
データバッファにより、バイト数の変換を行う。したが
って、二つのデータバスを有効に利用しながら、しかも
相互にデータ転送を行うことができる。
り、二つのデータバスについてそれぞれの転送元または
転送先のアドレスの保持またはインクリメントを行い、
データバッファにより、バイト数の変換を行う。したが
って、二つのデータバスを有効に利用しながら、しかも
相互にデータ転送を行うことができる。
第１図は本発明実施例バス変換装置のブロック構成図を
示す。
示す。
このバス変換装置は、ｎ（ｎは正の整数）バイト単位で
データ転送を行う第一のデータバス１と、ｍｘｎ（ｍは
正の整数）バイト単位でデータ転送を行う第二のデータ
バス２とに接続され、この二つのデータバス１．２間の
データ転送を制御する制御回路６を備える。さらにこの
バス変換装置は、第一のデータバス１に接続されるデー
タ転送元またはデータ転送先のアドレスを順次生成し、
第二のデータバス２に接続されるデータ転送元またはデ
ータ転送先のアドレスを保持するアドレスラッチカウン
タ３と、第一のデータバス１のデータを保持し、このデ
ータをｍ個ずつ第二のデータバス２に転送するｎバイト
構成の第一のデータバッファ４と、第二のデータバス２
のデータをｍ個ずつ保持し、このデータを第一のデータ
バス１に順次転送するｎバイト構成の第二のデータバッ
ファ５とを備える。
データ転送を行う第一のデータバス１と、ｍｘｎ（ｍは
正の整数）バイト単位でデータ転送を行う第二のデータ
バス２とに接続され、この二つのデータバス１．２間の
データ転送を制御する制御回路６を備える。さらにこの
バス変換装置は、第一のデータバス１に接続されるデー
タ転送元またはデータ転送先のアドレスを順次生成し、
第二のデータバス２に接続されるデータ転送元またはデ
ータ転送先のアドレスを保持するアドレスラッチカウン
タ３と、第一のデータバス１のデータを保持し、このデ
ータをｍ個ずつ第二のデータバス２に転送するｎバイト
構成の第一のデータバッファ４と、第二のデータバス２
のデータをｍ個ずつ保持し、このデータを第一のデータ
バス１に順次転送するｎバイト構成の第二のデータバッ
ファ５とを備える。
このバス変換装置の動作について、ｎ＝４、ｍ＝４の場
合を例に説明する。
合を例に説明する。
データバス２から１６バイトのデータの転送を要求する
ときには、このデータバス２に接続されるデータの転送
元または転送先のアドレスをアドレスラッチカウンタ３
にラッチする。このときの転送要求が読み出し要求か書
き込み要求かにより、制御回路６は、データバス１に４
バイトのデータ転送要求を出力し、書き込み時には、デ
ータバス２よりデータバッファ５に取り込んだデータの
うち最初の４バイトをデータバス１に出力する。また、
読み出し時には、データバスｌからの４バイトのデータ
をデータバッファ４に取り込み、次にアドレスラッチカ
ウンタ３を「１」カウントアツプさせ、データバス１へ
の転送を行う。１６バイトのデータ転送が終了すると、
書き込み時には、データバス２へ終了信号を出力し、読
み出し時には、１６バイトのデータを出力してデータバ
ス２からデ−タバス１への１６バイトのデータ転送を行
う。
ときには、このデータバス２に接続されるデータの転送
元または転送先のアドレスをアドレスラッチカウンタ３
にラッチする。このときの転送要求が読み出し要求か書
き込み要求かにより、制御回路６は、データバス１に４
バイトのデータ転送要求を出力し、書き込み時には、デ
ータバス２よりデータバッファ５に取り込んだデータの
うち最初の４バイトをデータバス１に出力する。また、
読み出し時には、データバスｌからの４バイトのデータ
をデータバッファ４に取り込み、次にアドレスラッチカ
ウンタ３を「１」カウントアツプさせ、データバス１へ
の転送を行う。１６バイトのデータ転送が終了すると、
書き込み時には、データバス２へ終了信号を出力し、読
み出し時には、１６バイトのデータを出力してデータバ
ス２からデ−タバス１への１６バイトのデータ転送を行
う。
第２図は本実施例を用いた情報処理装置のブロック構成
図である。
図である。
本実施例のバス変換装置２０は、第一のデータバス１と
第二のデータバス２との間に接続される。
第二のデータバス２との間に接続される。
データバス１には第一の中央処理装置２１および主記憶
装置２２が接続される。データバス２には第二の中央処
理装置２３および入出力インクフェイス２４が接続され
る。この構成により、中央処理装置２３と中央処理装置
２１側の主記憶装置２２との間でデータ転送を行うこと
ができる。
装置２２が接続される。データバス２には第二の中央処
理装置２３および入出力インクフェイス２４が接続され
る。この構成により、中央処理装置２３と中央処理装置
２１側の主記憶装置２２との間でデータ転送を行うこと
ができる。
以上説明したように、本発明のバス変換装置は、データ
格納用のデータバッファと、アドレスを保持するアドレ
スラッチカウンタと、これらを制御する回路とを備え、
転送バイト数の異なるデータバスのデータ変換を行う。
格納用のデータバッファと、アドレスを保持するアドレ
スラッチカウンタと、これらを制御する回路とを備え、
転送バイト数の異なるデータバスのデータ変換を行う。
これにより、転送バイト数の異なる他のバスを意識せず
にデータ転送を行うことができる効果がある。
にデータ転送を行うことができる効果がある。
第１図は本発明実施例バス変換装置のブロック構成図。
第２図は本実施例を用いた情報処理装置のブロック構成
図。 １．２・・・データバス、３・・・アドレスラッチカウ
ンタ、４．５・・・データバッファ、６・・・制御回路
、２０・・・バス変換装置、２１．２３・・・中央処理
装置、２２・・・主記憶装置、２４・・・人出力インク
フェイス。
図。 １．２・・・データバス、３・・・アドレスラッチカウ
ンタ、４．５・・・データバッファ、６・・・制御回路
、２０・・・バス変換装置、２１．２３・・・中央処理
装置、２２・・・主記憶装置、２４・・・人出力インク
フェイス。
Claims (1)
- （１）ｎ（ｎは正の整数）バイト単位でデータ転送を行
う第一のデータバス（１）と、ｍ×ｎ（ｍは正の整数）
バイト単位でデータ転送を行う第二のデータバス（２）
とに接続され、この二つのデータバス間のデータ転送を
制御する制御回路（６）を備えたバス変換装置において
、 上記第一のデータバスに接続されるデータ転送元または
データ転送先のアドレスを順次生成し、上記第二のデー
タバスに接続されるデータ転送元またはデータ転送先の
アドレスを保持するアドレスラッチカウンタ（３）と、 上記第一のデータバスのデータを保持し、このデータを
ｍ個ずつ上記第二のデータバスに転送するｎバイト構成
の第一のデータバッファ（４）と、上記第二のデータバ
スのデータをｍ個ずつ保持し、このデータを上記第一の
データバスに順次転送するｎバイト構成の第二のデータ
バッファ（５）と を備えたことを特徴とするバス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32072787A JPH01161561A (ja) | 1987-12-18 | 1987-12-18 | バス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32072787A JPH01161561A (ja) | 1987-12-18 | 1987-12-18 | バス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161561A true JPH01161561A (ja) | 1989-06-26 |
Family
ID=18124646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32072787A Pending JPH01161561A (ja) | 1987-12-18 | 1987-12-18 | バス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008489A (ja) * | 2009-06-25 | 2011-01-13 | Seiko Epson Corp | 集積回路システム、データ書き込み方法、データ読み出し方法 |
-
1987
- 1987-12-18 JP JP32072787A patent/JPH01161561A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008489A (ja) * | 2009-06-25 | 2011-01-13 | Seiko Epson Corp | 集積回路システム、データ書き込み方法、データ読み出し方法 |
| US8631183B2 (en) | 2009-06-25 | 2014-01-14 | Seiko Epson Corporation | Integrated circuit system, and data readout method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01161561A (ja) | バス変換装置 | |
| JPH0479422A (ja) | 送信制御回路 | |
| JPS6217879Y2 (ja) | ||
| JPS59229637A (ja) | デ−タ転送回路 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPS599324Y2 (ja) | マルチプロセツサ装置 | |
| JPH03152651A (ja) | 情報伝送システム | |
| JPS6145343A (ja) | スワツプ制御方式 | |
| JPH01161461A (ja) | バス・インタフェース | |
| JPH02148349A (ja) | 情報処理装置 | |
| JPH04107665A (ja) | 入出力制御装置 | |
| JPS61286955A (ja) | デ−タ転送方法 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS63141126A (ja) | 先入れ先出しメモリ | |
| JPS63146148A (ja) | バス方式 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPS63225846A (ja) | アドレス変換機構付マルチポ−トメモリ | |
| JPH02141860A (ja) | データ転送制御装置 | |
| JPH01155431A (ja) | データ転送制御装置 | |
| JPS6369326A (ja) | デ−タ変換装置 | |
| JPH06195297A (ja) | Ｄｍａ回路 | |
| JPS63298545A (ja) | メモリ装置 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPS6261976B2 (ja) | ||
| JPH01161465A (ja) | バス・インタフェース |